

行政院國家科學委員會專題研究計畫 成果報告

異質整合 Mixed-signal/MEMS CMOS 無線射頻收發機設計研發--總計畫(2/2) 研究成果報告(完整版)

計畫類別：整合型
計畫編號：NSC 99-2220-E-009-040-
執行期間：99年08月01日至100年07月31日
執行單位：國立交通大學電子工程學系及電子研究所

計畫主持人：溫煒岸
共同主持人：郭建男、李昇憲
計畫參與人員：五專級-專任助理人員：魏智伶
碩士班研究生-兼任助理人員：王竣凱
碩士班研究生-兼任助理人員：林建原
碩士班研究生-兼任助理人員：黃柏翰
碩士班研究生-兼任助理人員：林易達
碩士班研究生-兼任助理人員：劉志峻
碩士班研究生-兼任助理人員：王竣傑
碩士班研究生-兼任助理人員：劉昱賢
碩士班研究生-兼任助理人員：田居正
碩士班研究生-兼任助理人員：林執中
博士班研究生-兼任助理人員：趙皓名
博士班研究生-兼任助理人員：黃謙若
博士班研究生-兼任助理人員：蘇煜翔

處理方式：本計畫涉及專利或其他智慧財產權，2年後可公開查詢

中華民國 100 年 10 月 27 日

行政院國家科學委員會補助專題研究計畫 成果報告
 期中進度報告

異質整合 Mixed-signal/MEMS CMOS 無線射頻收發機設計研發

-總計畫(2/2)

計畫類別： 個別型計畫 整合型計畫

計畫編號：NSC 99-2220-E-009-040-

執行期間：99年08月01日至100年07月31日

執行機構及系所：國立交通大學電子研究所

計畫主持人：溫瓌岸教授

子計畫主持人：郭建南教授、李昇憲教授、溫瓌岸教授

計畫參與人員：

趙皓名，黃謙若，蘇煜翔，王俊凱，林建原，黃柏翰，劉志峻，林易達，
王竣傑，劉昱賢，田居正，林執中

成果報告類型(依經費核定清單規定繳交)： 精簡報告 完整報告

本計畫除繳交成果報告外，另須繳交以下出國心得報告：

赴國外出差或研習心得報告

赴大陸地區出差或研習心得報告

出席國際學術會議心得報告

國際合作研究計畫國外研究報告

處理方式：除列管計畫及下列情形者外，得立即公開查詢

涉及專利或其他智慧財產權， 一年 二年後可公開查詢

中華民國 100 年 10 月 26 日

一、 報告內容

(一)、前言

能源損耗、整合能力及所需體積將是未來系統廠商選擇零組件時之主要考慮。檢視現有之技術，似乎無一能夠滿足上述所有需求。但是如果我們思考微機電技術之特性，答案可能已呼之欲出。以微機電技術製作之微機械式切換器為例，我們發現它可以的優點包含可微小化(可小於100x100mm²)。另外，可整合其他功能，亦是微機電技術吸引人之處，例如 Infineon 就打算將麥克風及指紋辨識等功能，以微機電技術整合至其未來無線通訊終端，當然這些附加功能也會增加其系統複雜性及功率耗損。

當消費者無線市場繼續增長和演變，產品設計師將開發更小，更輕，是更多功能，更省能源的產品。RF-MEMS 技術可以被運用做 RF Reconfigurable part. 近幾年來，隨著製程不斷演進與多元化整合，MEMS 目前已逐漸在電機電子領域占有一席之地，而應用微機電技術，不但可以大幅提升無線通訊元件之特性、降低系統能量損耗，同時亦能提高積體電路之相容性;由於電路元件結合微機電技術後，將具有極為優異的訊號表現，故未來也可進一步發展新的通訊架構。

(二)、研究目的

目前半導體業者除了積極發展適合高頻用矽基晶片及整合各式主動元件，也嘗試以 CMOS 技術製作高 Q 值被動元件，但是受限於半導體平面製程，結果仍不甚理想。另外，傳統被動元件廠商則朝模組整合發展，希望仍能延續其產品商機。展望未來，整合之趨勢不變，但難度越來越高。而目前採微機電技術所製作之被動元件，不但可以提供與傳統分離式元件差不多甚至更佳性能，且具有與半導體相似之製作技術，未來如能結合微電子及微機電技術來製作系統單晶片，不但可以提供更好之性能（如減少寄生效應）及節省能源，且因同採批次生產將可有效地降低成本。

隨著直接轉換(Direct Conversion)技術發展成熟，射頻頻率已可直接降為基頻，中頻元件已可省卻，大幅降低晶片成本與空間，達到零中頻的目標。以目前採用直接轉換架構設計的 GSM 手機為例，逐漸形成由射頻收發器、功率放大器、基頻、應用處理器、記憶體等幾顆 IC 所組成的晶片組架構，未來再逐漸加入 RF MEMS 元件後，零組件數量不但可以再減少，各項功能及特性可以再次提升。


本計畫之目的即在結合跨領域之研究群，建立從系統架構、規格與介面、共同模擬驗證、電路設計以致於設計流程、完整通貫之異質整合 Mixed-signal/MEMS CMOS 整合設計平台研發及可重組式 Mixed-signal/MEMS CMOS 無線射頻接收機設計實現。

(三)、研究方法


因 Mixed-signal/MEMS CMOS 為創新製程,總計畫與各分項計畫合作建立製程特性、元件資料庫、設計流程開發及系統規格設計。本計畫採用之研究方法與原因：因 Mixed-signal/MEMS CMOS 為創新製程,總計畫與各分項計畫合作,依序完成製程特性萃取→系統架構設計→設計流程開發→元件資料庫設計

- ◆ 製程特性萃取: 採用標準 CMOS .18um Mixed signal 製程,配合 Foundry 刻正開發之 Mixed signal/MEMS 製程,開發包含楊氏係數(Young' s Modulus)、殘餘應變(Residual Strain)及應變梯度(Strain Gradient)等參數萃取技術。

- ◆ 系統架構設計: 完成無線通訊整合模擬環境建置作為 Multi-band, multi-mode wireless transceiver 系統規格驗證平台,配合 Mixed signal/MEMS CMOS 製程能力訂定 Transceiver Spec



- ◆ Mixed-signal/MEMS CMOS EDA Flow: 配合 Mixed signal/MEMS CMOS 製程,完成 EDA Flow 設計,俾使 co-design 工作能在共同設計平台完成。



- ◆ 元件資料庫設計: 配合 Mixed signal/MEMS CMOS 製程,完成元件資料庫設計。

De-vice	Photo
µMechanical Switch [5]	
Tunable Capacitor [7]	
µMechanical Inductor [8]	
CC-Beam Resonator [9]	
FF-Beam Resonator [10]	
Wine-Glass Disk Res. [11]	
Contour-Mode Disk Res. [13]	
Hollow Disk Ring Res. [14]	

(四)計畫主要內容


因 Mixed-signal/MEMS CMOS 為創新製程,總計畫與各分項計畫合作,依序完成製程特性淬取→系統架構設計→設計流程開發→元件資料庫設計

- 製程特性淬取:
採用標準 CMOS .18um Mixed signal 製程,配合 Foundry 刻正開發之 Mixed signal/MEMS 製程,開發包含楊氏係數(Young's Modulus)、殘餘應變(Residual Strain)及應變梯度(Strain Gradient)等參數淬取技術。
- 系統架構設計:
完成無線通訊整合模擬環境建置作為 Multi-band, multi-mode wireless transceiver 系統規格驗證平台,配合 Mixed signal/MEMS cmos 製程能力訂定 Transceiver Spec.
Mixed-signal/MEMS CMOS EDA Flow: 配合 Mixed signal/MEMS cmos 製程,完成 EDA Flow 設計,俾使 co-design 工作能在共同設計平台完成。
- 元件資料庫設計:
配合 Mixed signal/MEMS cmos 製程,完成元件資料庫設計。

(五)、成果與討論：

針對可重組式無線射頻接收機設計從事融入 Mixed-signal/MEMS CMOS 元件之創新架構設計,並以所完成之整合設計平台,完成頻率合成器、射頻接收器、射頻傳送器及高速傳輸之混合式訊號電路設計。重點將以 Mixed-signal/MEMS CMOS 無線射頻收發機設計為研究主軸,完成之工作項目及成果包括:

- 可重組式 Mixed-signal/MEMS .9G~10GHz 射頻前端設計
 - 可重組式 Mixed-signal/MEMS .9G~10GHz 射頻接收端設計
 - 可重組式 Mixed-signal/MEMS .9G~10GHz 頻率合成器設計
 - 可重組式 Mixed-signal/MEMS .9G~10GHz 射頻傳送端器設計
- 另,分項與總計畫相互整合,持續針對第一年建構之異質整合 Mixed-signal/MEMS CMOS 整合設計平台從事驗證修正。



子計畫一：可重組式 Mixed-signal/MEMS .9G~10GHz 射頻前端設計：未獲推薦

子計畫二：可重組式 Mixed-signal/MEMS .9G~10GHz 射頻接收端設計

研究成果為應用於寬頻通訊接收機系統中的關鍵電路技術，包含一個具有單端-雙端轉換功能的寬頻低雜訊放大器、提供 3GHz-5.7GHz 的本地振盪源頻率輸出的三倍頻器、寬頻延遲電路、3-4 GHz 具有高輸入動態範圍的相移器、1-5 GHz 頻率-電壓轉換器。分別敘述如下：

(1) 具有單端-雙端轉換功能的寬頻低雜訊放大器：本電路主要貢獻在於將傳統需要分成兩級設計的低雜訊放大器與單端-雙端轉換器，利用電路技巧結合成一個電路，降低電路元件數目與晶片面積。此外，本電路提出可以改善增益與線性度的技術，但是沒有消耗額外的直流功率，使本電路更適合用於系統整合中。進一步發展為整合下一級的混頻器與中頻可調增益放大器，進而完成整個接收機系統。

(2) 提供 3-5.7GHz 的本地振盪源頻率輸出的三倍頻器：本電路的主要貢獻為提出新式三倍頻產生器與一個可以消除輸出一倍頻的電路技巧。有別於傳統利用被動濾波器的方式，本電路使用向量相消的方式，可大幅降低核心的晶片面積，有助於系統整合的應用。進一步發展為整合頻率合成器，如此一來可實現 1-1.9 GHz 與 3-5.7 GHz 雙頻帶的本地振盪源系統。

(3) 寬頻延遲電路：本電路實現一個操作頻率從 DC-4.38 GHz 的寬頻延遲電路，主要貢獻為使用主動二階電路取代傳統利用電感來延伸頻寬的方式，本電路的優勢為縮小電路面積。進一步發展為運用於時間陣列系統的整合以及基頻的等化器設計中。

(4) 3-4 GHz 具有高輸入動態範圍的相移器：本電路的貢獻為針對發射機因調變訊號振幅變化對傳統相移器會產生額外相位與振幅失真做改善。本電路在相移器採用數位式的可調增益放大器來調整輸出的相位，此電路優勢為增加電路的輸入動態範圍，適合用於發射機的整合。進一步發展為與功率放大器、升頻器做完整的波束成型 (beamforming) 系統。

(5) 1-5 GHz 頻率-電壓轉換器：本電路的貢獻為實現一個操作在 GHz 頻段的頻率電壓轉換器。主要貢獻為將傳統只能操作在幾百 MHz 的電路方塊，利用不同的電路技術，大幅提升電路操作頻率。此電路的優勢為不需要做頻率降頻的動作，可以直接偵測在 GHz 頻段的射頻信號，降低電路設計的複雜度。進一步發展為整合前端放大器，可以製作成 FSK 解調器。另一個發展為與 PLL 作整合，可以增快鎖定的時間。

子計畫 3: 可重組式 Mixed-signal/MEMS .9G~10GHz 頻率合成器設計

具體完成了 CMOS-MEMS 微機械共振器 (Vibrating Micromechanical Resonator) 與其整合式 CMOS 放大器電路之通用製程平台，由設計到最終量測，僅需三個月的時間，非常適合作為 MEMS 與 CMOS 整合元件的設計驗證，此一整合式製程平台並榮獲國家晶片系統設計中心 (CIC) 所頒發 2010 年與 2011 年 (連續兩年) 晶片製作優良設計獎、第十四屆奈米工程暨微系統技術研討會論文佳作、第十五屆奈米工程暨微系統技術研討會最佳論文獎、2011 Joint Conference of the IEEE International Frequency Control Symposium & European Frequency and Time Forum 的最佳論文獎，本研究團隊於 CMOS-MEMS 領域的研究成果豐碩，結果發表於微機電領

域最頂尖的國際研討會 IEEE International Conference on Micro Electro Mechanical Systems (MEMS 2010 與 2011)與 Transducers Conference (Transducers 2011)，證明本團隊的研究成果已被國際相關領域專家肯定，其關鍵點可歸納為利用現有 CMOS 架構實現微機械共振器的方法，因與電路具有高度相容性，可以非常容易實現 MEMS/CMOS 單晶片架構，不但使用面積、消耗功率與製作成本降低，同時元件的性能也因為高度整合而大幅提昇。本計畫完成內容包括(1)高 Q 質 CMOS-MEMS 共振器之設計、製造與量測；(2)低運動阻抗 CMOS-MEMS 陣列式共振器之設計、製造與量測；(3)支撐轉阻放大器電路之設計、製造與量測；(4) 10-MHz 微機電振盪器電路設計與測試。目前共產出 1 篇國際期刊與 7 篇國際研討會論文，相關內容亦陸續投稿中。

子計畫四: 可重組式 Mixed-signal/MEMS .9G~10GHz 射頻傳送端器設計

具體完成結合 MEMS 元件與 CMOS 電路之 RF 前端電路，包括(1). 可應用於極座標發射器中操作於 2.5GHz/3.5GHz/5.2GHz 之 E 類功率放大器 (2).寬頻低雜訊 GSM/DCS/WIMAX/WLAN 之多頻帶頻率合成器 (3). 適用於多模之具備平坦雜訊表現之寬頻低雜訊放大器設計，無論在高頻特性，單一元件涵蓋頻段及創新製

1. 主要創新技術: 可應用於 2.5GHz/3.5GHz/5.2GHz 之 E 類功率放大器，

使用 0.18mm 製程並且藉由調整共基極電晶體和匹配電路以達成三頻帶的操作。藉由獨特的共基極電晶體的偏壓和補償電容補償此 E 類功率放大器因為供給電壓的變動造成的相位失真。本電路中使用微機電製程將 E 類放大器之電感基底掏空，降低電感的基底所造成之基底損耗。量測結果顯示:在 2.8V 的供給電壓及 6dBm 的輸入功率下，在 3.5GHz 的頻帶有最大的汲極效能:13.2%，輸出功率:10.3dBm。所提出之相位補償技術提升了發射器之 RCE 值使得能符合 WiMAX 和 802.11 之系統規格要求。

2. 主要創新技術:運用於 GSM/DCS/WIMAX/WLAN 之多頻帶頻率合成器

運用於 GSM/DCS/WIMAX/WLAN(802.11a/b/g)以 IQ 相位為主體的收發機。搭配漣漪抑制電路可減小控制電壓漣漪的振幅，來達到百萬分之 3.45 伏於鎖定時間 13.5 微秒。本頻率合成器相對於傳統方式設計的頻率合成器在參考雜訊能量譜抑制 31.4dB，在峰到峰抖動方面有百分之 74 的改善量。頻率合成器裡的四相位壓控振盪器的量測結果得到相位雜訊於偏移頻率 1MHz 處有-123.38dBc/Hz，其 FOM 為-179dBc/Hz。

3. 主要創新技術: 適用於多模寬頻低雜訊放大器設計

提出應用於寬頻之平坦雜訊放大器並經由台積電 0.18- μm CMOS 製程進行電路實作，量測出整體具有 0.6-6GHz 的寬闊頻寬，並且驗證此多級式低雜訊放大器適合應用於多模組系統。運用 HFSS 建立互補式金氧半(CMOS)微機電(MEMS)電感的 3D 模型，與模擬其特性並實現與量測此電感來驗證 3D 模型的可信度。在此論文透過所提出的具有平坦雜訊之放大器與雜訊抑制之放大器來討論高特性品質的互補式金氧半(CMOS)微機電(MEMS)電感的影響。

國科會補助計畫衍生研發成果推廣資料表

日期:2011/10/18

國科會補助計畫	計畫名稱: 總計畫(2/2)
	計畫主持人: 溫瓌岸
	計畫編號: 99-2220-E-009-040- 學門領域: 晶片科技計畫--整合型學術研究計畫
無研發成果推廣資料	

99 年度專題研究計畫研究成果彙整表

計畫主持人：溫焯岸		計畫編號：99-2220-E-009-040-					
計畫名稱：異質整合 Mixed-signal/MEMS CMOS 無線射頻收發機設計研發--總計畫(2/2)							
成果項目		量化			單位	備註(質化說明：如數個計畫共同成果、成果列為該期刊之封面故事...等)	
		實際已達成數(被接受或已發表)	預期總達成數(含實際已達成數)	本計畫實際貢獻百分比			
國內	論文著作	期刊論文	0	0	100%	篇	
		研究報告/技術報告	0	0	100%		
		研討會論文	0	0	100%		
		專書	0	0	100%		
	專利	申請中件數	0	0	100%	件	
		已獲得件數	0	0	100%		
	技術移轉	件數	0	0	100%	件	
		權利金	0	0	100%	千元	
	參與計畫人力 (本國籍)	碩士生	9	9	100%	人次	
		博士生	3	3	100%		
		博士後研究員	0	0	100%		
		專任助理	1	1	100%		
國外	論文著作	期刊論文	0	0	100%	篇	
		研究報告/技術報告	0	0	100%		
		研討會論文	0	0	100%		
		專書	0	0	100%		章/本
	專利	申請中件數	0	0	100%	件	
		已獲得件數	0	0	100%		
	技術移轉	件數	0	0	100%	件	
		權利金	0	0	100%	千元	
	參與計畫人力 (外國籍)	碩士生	0	0	100%	人次	
		博士生	0	0	100%		
		博士後研究員	0	0	100%		
		專任助理	0	0	100%		

<p>其他成果 (無法以量化表達之成果如辦理學術活動、獲得獎項、重要國際合作、研究成果國際影響力及其他協助產業技術發展之具體效益事項等，請以文字敘述填列。)</p>	<p>無</p>
--	----------

	成果項目	量化	名稱或內容性質簡述
科 教 處 計 畫 加 填 項 目	測驗工具(含質性與量性)	0	
	課程/模組	0	
	電腦及網路系統或工具	0	
	教材	0	
	舉辦之活動/競賽	0	
	研討會/工作坊	0	
	電子報、網站	0	
	計畫成果推廣之參與(閱聽)人數	0	

國科會補助專題研究計畫成果報告自評表

請就研究內容與原計畫相符程度、達成預期目標情況、研究成果之學術或應用價值（簡要敘述成果所代表之意義、價值、影響或進一步發展之可能性）、是否適合在學術期刊發表或申請專利、主要發現或其他有關價值等，作一綜合評估。

1. 請就研究內容與原計畫相符程度、達成預期目標情況作一綜合評估

達成目標

未達成目標（請說明，以 100 字為限）

實驗失敗

因故實驗中斷

其他原因

說明：

2. 研究成果在學術期刊發表或申請專利等情形：

論文： 已發表 未發表之文稿 撰寫中 無

專利： 已獲得 申請中 無

技轉： 已技轉 洽談中 無

其他：（以 100 字為限）

略。

3. 請依學術成就、技術創新、社會影響等方面，評估研究成果之學術或應用價值（簡要敘述成果所代表之意義、價值、影響或進一步發展之可能性）（以 500 字為限）

（一）學術技術面：（1）已成功展示可同時製造微機械共振器與 CMOS Readout 電路之 CMOS-MEMS 通用製程平台，可加快 CMOS 電路與微機械元件整合的速度，對於實現無線通訊系統單晶片的最終目標，奠定堅實的基礎。（2）已達成微機械共振器的理論分析、有限元素模型、機電耦合模擬、等效電路的建立，對於未來已具有一套標準的設計程序；另外在 CMOS 放大器電路方面也進行架構設計、電路模擬與晶片下線，並以共振器性能為標的進行電路之最佳化設計。目前全球僅有三個團隊具有製造 CMOS-MEMS 共振器電路的能力，本團隊為其中之一。（3）完成無線通訊整合模擬環境建置作為 Multi-band, multi-mode wireless transceiver 系統規格驗證平台，配合製程能力訂定 Transceiver Spec. Mixed-signal/MEMS CMOS EDA Flow: 配合製程，完成 EDA Flow 設計，俾使 co-design 工作能在共同設計平台完成。

（二）社會面：（1）站在最具優勢的半導體產業上游進行先進微機電技術的研究與開發，並將之應用於具有廣大市場的無線通訊領域。（2）致力於 CMOS-MEMS 嶄新製造與量測技術之開發，以厚實本國在理論模型、元件模擬、電路設計、微製造與量測技術，以培養具有高度研發素質的優秀人才。（3）成功整合電路與微機械元件，並實現 CMOS-MEMS 積體化的目標，具有標準化製程、大量生產、低成本、高效能等優異的特性，對於台灣未來微機電產業影響至大。

