### 混合基片奈米 CMOS 元件技術中各種應力效應 對傳輸特性及可靠性影響的研究

Investigation of Strain Effects on the Transport and Reliabilities

in the Hybrid Nanoscale CMOS Devices

計畫編號:NSC96-2628-E009-168-MY3 執行期限:96年8月1日至99年7月31日 主持人:莊紹勳 教授 國立交通大學電子工程學系

一、 中文摘要

當超大型積體電路元件的發展進入奈 米世代之後(<90nm),在準彈道傳輸下的載 子傳輸特性愈趨於重要。而通道的後散射 率(rc)和載子的入射速度(Vini)是先進元件 達到高導通電流增益的關鍵參數。我們研 究應變砂工程(strain engineering)對於 CMOS 元件的導通電流與其彈道傳輸特性 之關聯與影響。在本計劃第一年,我們探 討了 nMOSFET 與 pMOSFET 的通道載子 彈道傳輸特性與不同元件基底方向之關 聯,藉由選擇不同元件基底方向,可以達 成減低通道載子後散射率以及提高載子入 射速度。結果指出:(100) 對於 nMOSFET 及(110) 對於 pMOSFET 的元件基底方向 的元件其載子對於其他元件基底方向有較 好的彈道傳輸特性,且使用<112>通道方 向的 pMOSFET 元件其導通電流增強性非 常顯著。此外,一個關於如何設計一個高 效能的 CMOS 元件的設計準則被提出,將 對先進 CMOS 元件設計方向將有顯著貢 獻。

本計劃第二年,我們製作了不同應變 效應的 nMOSFET 及 pMOSFET 元件來研 究應變效應對於彈道傳輸參數的關連性且 發表一對於應變 CMOS 元件的技術藍 圖。實驗指出(1)對於 nMOSFETs 而言, 施加接觸孔蝕刻停止層(CESL)之單軸伸 張應力(uniaxial tensile-stress)較應變矽鍺 (strained-SiGe)之雙軸應力(biaxial stress) 更加提高驅動電流。另一方面,(2)對於 pMOSFETs 而言,施加壓縮應力 (compressive strain) 且同時使用接觸孔蝕 刻停止層與雙軸應力時,可同時提高載子 入射速度及降低載子向後散射率。

本計畫的最後一年,我們發表了一個 決定彈道傳輸參數的新實驗方法,稱做飽 和電壓方法(V<sub>D,sat</sub> method)。利用這個方 法,我們在對元件施以熱載子加壓(HC stress)的實驗結果顯示,後散射率的變化 主導了導通電流的衰減。此外,入射速度 對於導通電流的增強有強烈相關性,因而 可被作為評估應變矽元件導通電流增強性 的良好評估依據。最後,根據實驗的結果 列出射入速度的技術藍圖,提供做為先進 應變 CMOS 元件的設計參考。

## 關鍵詞:CMOS 元件、彈道傳輸、應變工程、元件可靠性

#### Abstract

As device channel length continues to scale beyond 90nm, carrier transport in the ballistic regime becomes critically important. The channel backscattering ( $r_c$ ) and injection velocity ( $V_{inj}$ ) of carriers in advanced CMOS devices are the two key parameters for achieving high I<sub>d</sub> current enhancement. In the first year, an extensive study of these transport parameters for different substrate orientations has been evaluated for both nMOSFET and pMOSFET. By suitably choosing the substrate orientation, it may achieve a reduced r<sub>c</sub> and an increased V<sub>inj</sub>. Results show that, (100) substrate in nMOSFET (110)and substrate in pMOSFET exhibit better transport characteristics than the other substrate

orientations, and the high  $I_d$  enhancement of pMOSFET demonstrates in <112> channel orientation. Moreover, a guideline is then summarized for the optimum design of high performance CMOS devices.

In the second year, we have fabricated nMOSFET and pMOSFET with various strains for study on the relation between strain effect and ballistic transport parametes, and first established a roadmap from strained CMOS experimental devices. Experimental verifications showed that: (1) For nMOSFET, it shows that uniaxial tensile-stress using CESL is more efficient on I<sub>d</sub> enhancement than the biaxial stress with bulk strained-SiGe technique. (2) For the pMOSFET, compressive stress using uniaxial or biaxial has been evaluated for various structures. It was found for the first time that both  $r_c$  and  $V_{inj}$  can be enhanced in a specific pMOSFET structure with a combination of CESL and biaxial strain.

In the last year, we have developed a new simple approach called  $V_{D,sat}$  method to determine the transport parameters. For the first time, the carrier transport properties

after HC stress were also examined. It was found that stress induced variation of  $r_c$ dominates  $I_{D,sat}$  degradation as a result of the increase in interface scatterings. Besides, we concluded the  $I_d$  enhancement is strongly related to  $V_{inj}$ , which is a good monitor for the strain design and  $I_d$  enhancement. Finally, a roadmap of the  $V_{inj}$  for reported results has been provided which serves as a good reference for designing high performance strain-based CMOS devices.

# Keywrods: CMOS device, ballistic transport, strain engineering, reliability

### 二、 計劃緣由與目的

CMOS元件通道長度微縮到90nm以 下,降低氧化層厚度及提昇通道載子移動 率(mobility),可以大幅提升驅動電流大 小。提升nMOSFET及pMOSFET移動率是 目前元件技術繼續往下微縮的關鍵之一。 利用應變矽技術達到移動率提升,大致分 為 uniaxial strain及 biaxial strain二種。 Uniaxial strain及 biaxial strain二種。 Uniaxial strain大多以製程方式加入,如 SiN capping layer [1]、STI [2]、embedded S/D[3]等。Biaxial strain大多為二維形式的 應變技術,有Si/SiGe[4-7]、不同substrate orientation[8-9]等。

前者uniaxial strain [1-3],使用製程簡 單的方式使元件產生strain,較容易實現, 目前一致的見解是nMOSFET與pMOSFET 採用不同的strain。就後者biaxial strain[4-9] 技術而言,提昇元件移動率,以及它的驅 動電流,製程及結構上有二種途徑,例如, 其中一系列採用(100) substrate 的 strained-Si/SiGe/bulk 結 構 [4-5]、

page 3

strained-Si/SiGe/SOI 結構[6-7]。這二種結 構的效果是可以大幅提昇nMOSFET及 pMOSFET移動率。惟缺點是nMOSFET提 昇程度較pMOSFET高很多,在logic CMOS 的應用上,產生驅動電流的不平 衡。因此,有另一種採用 hybrid substrate<sup>[8-9]</sup>, 來有效提昇 pMOSFET mobility,例如:(110)-surface strained 的 結構[6-7],可以大幅提升hole mobility以及 小幅提升electron mobility。現階段,各種 應變矽結構,多屬研究階段,必須經過一 段時日驗證後,才有可能為工業界採用。 總之,應變矽技術雖有優點:如提昇二倍 移動率,進而提高驅動電流;但有多項問 題待釐清,例如:Ge 含量的控制、Ge 跑 到SiO<sub>2</sub>-Si界面引起的可靠性、V<sub>T</sub>的不易 控制、NBTI(Negative Bias Instability)及溫 度效應等問題[10]。

另一方面,有關上述元件的driving current 的提昇,可以ballistic transport 理 論來描述,此一理論為I<sub>dsat</sub> 決定於二重要 參數V<sub>inj</sub>、r<sub>c</sub>: [11]

$$I_{dsat} = W^* V_{inj} * C_{eff} * (V_G - V_{T,sat}) * (1 - r_c) / (1 + r_c)$$

其中, $V_{inj}$ 、 $r_c$ 分別為載子入射速度及反 射係數。好的元件設計, $V_{inj}$ 越大 $r_c$ 越小, 是最佳選擇。受到 Strain 的元件, $V_{inj}$ 通 常較傳統元件提高很多, $r_c$  則是代表載子 由 source 到達 drain 之後反射量的多寡。 圖 1 概念式地展示了通道載子傳輸的彈道 傳輸特性。當載子通過通道時,通道能障會 使得部份載子被反射,這個現在可以用  $r_c$ 來描述。根據這個概念。吾人利用不同地 溫度量測方法。可以利用實驗的方法將載 子傳輸效率與入射速度粹取出來。如表 1 所示。 以往有很多的研究探討: (1)  $V_{ini}$ 、 rc 係數的計算[12-13],(2) 結構改變對 transport 參數的影響[14]。在本次計劃中, 對於 nMOSFET 和 pMOSFET 的通道載子 彈道傳輸特性與通道方向和基底方向的關 聯將被有系統完整地探討。本次的工作將 提供如何設計高效能的 CMOS 元件的一 些設計準則。

利用前瞻的CMOS邏輯元件半導體製 造技術,在第一年,對於 substrate orientation的研究,我們製備了一系列通道 短于100nm的各式不同通道和基底方向的 nMOSFET和pMOSFET元件,如圖2到圖3 所示,有<100>/(110)、 <111>/(110)、和 <112>/(110)各式不同的方向,和(100)和 (110)的雨種矽晶體方向。進入第二年,我 們對於不同的應變矽探討其彈道傳輸參數 的能力,使用了通道長度由70nm~ 120nm 的元件並包含了三種不同的應力: tensilecap (uniaxial) Si-channel 
strained-Si/SiGe 和compressive SiGe-channel。此外,為了 表現高效能的元件特性,分別為nMOSFET 選擇了(100)/<110>的基底和矽晶體方 向,為pMOSFET選擇了(110)/<110>的方 向,如圖12所示。最後,在第三年的研究 中,我們則以通道長度40nm~100nm的應 變矽元件包含eSiGe S/D、eSiC S/D和eSiC S/D-E (如圖27),以我們所發表的新實驗方 法對彈道傳輸特型進行更進一步的討論。

#### 三、 結果與討論

圖 5 到圖 7 展示了 λ<sub>0</sub>/l<sub>0</sub> 值轉換成 r<sub>c</sub> 及 B<sub>sat</sub> 對不同的通道長度條件的結果。λ<sub>0</sub>/l<sub>0</sub>、 r<sub>c</sub>和 B<sub>sat</sub> 的轉換關係可由表 1 清楚地被定 義。我們觀察到 pMOSFET 的<112>/(110) 之 B<sub>sat</sub> 值比其他的方向都要來的大。另一

方面 nMOSFET 的<111>/(110)之 B<sub>sat</sub> 值亦 比其他的方向都要來的大。這表示了在這 些方向中 pMOSFET 或 nMOSFET 的通道 載子遭受較小的散射效應。 圖 8 展示了 Vini 對於不同通道長度在不同的通道方向 之圖,圖9展示了利用 Fowler-Nordheim 萃取有效質量對於不同通道與基底方向之 圖形.此圖說明了有較小有效質量的元件 能夠得到較大的 Vinj。圖 10 進一步地展示 了電流增強與 Bsat 和 Vini 之對應關係。對於 通道長度為<112>基底長度為(110)的 nMOSFET 而言。Bsat 和 Vini 之值都比控制 樣品的值還小,但是通道長度為<111>而 基底長度為(110)的 nMOSFET 的 B<sub>sat</sub> 值在 短通道時候增加的比較明顯。這表示了如 果我們針對<111>/(110)的 nMOSFET 繼續 微縮下去的話,rc將可被改善。因此,對 於 nMOSFET 而言 Vini 的减少是導致 IDsat 衰退的原因。此外,亦對 pMOSFET 做了 電流增強與 Bsat 和 Vinj 之對應關係之圖,由 圖 11 觀察到:(1)對於通道方向為<112>而 基底方向為(110)的 pMOSFET 而言, Bsat 和 Vini 都有所增強,但是對於通道方向為 <111>而基底方向為(110)的 pMOSFET 而 言, B<sub>sat</sub> 卻是減小的。(2) 對於這兩個通 道方向而言, Idsat 的增加皆來自於 Vini 的增 強。最後表2整理了本次結果的重點。此 表強調了對於 nMOSFET 和 pMOSFET 而 言,Vini 是造成 Idsat 增強的重要因素,特別 是針對 pMOSFET 而言, B<sub>sat</sub>和 V<sub>ini</sub>皆能增 強通道方向為<112>基底方向為(110)元件 的導通電流。針對一個最佳化的 CMOS 設 計準則必須提升 Vini 並降低 rc。這本實驗 中發現到:(1)對於 pMOSFET 設計而言, 通道方向為<112>而基底方向為(110)能夠 同時提升 Vini 與 Bsat,為最好的設計方案; 但是另一方面,對於 nMOSFET 而言,基 底為(110)方向的元件卻不能提升元件的

驅動電流,這是因為較差的傳輸特性所 致。不過(100)基底却有著不錯的傳輸特性 表現。

接著,討論對於不同類型的應變矽元件對 傳輸參數的關連性。首先對於nMOSFET 的應變矽元件tensile-cap layer了解其Ion/Ioff ratio約提高了34%的驅動電流和其傳輸參 數結果(圖13到圖16)。為了研究單軸 (uniaxial)與雙軸應力(biaxial-stress)的不同 效應,準備了另一組nMOSFET 包含 bulk-Si 與biaxial strained-Si/SiGe 元件, 如圖17所示。相同地,於圖18、19表示出 其元件的Ion/Ioff及傳輸參數的特性結果。整 理這兩組數據做對照,由圖20顯示:因 uniaxial-strained 元件對於biaxial 元件有 較大的Bsat 和Vini 的增強效果,故前者有 較大的電流特性增益,尤其在Vini上, uniaxial-strained 有極大的增強效果。這表 示對nMOSFET 施加單軸應力對於電流提 升有相當大的助益。之後, pMOSFET探討 矽 鍺 通 道 (SiGe-channel)對傳輸參數 的影響,包括bulk-Si、biaxial strained-Si/SiGe 和加入 strained-cap 之 SiGe-channel, 如圖21 所示, 並在圖22 表 示其電流增強效果。特別要提的是,元件 (c)的結構為矽鍺通道(SiGe-channel)加上 接觸孔蝕刻停止層(CESL)。結果顯示: biaxial strained-Si/SiGe 元件較bulk-Si 元 件增強了5%的電流,而strained-cap 之 SiGe-channel元件則大幅增加了22%的電 流。圖23和圖24表示傳輸參數求得結果與 電流增強與其函數關係圖形,結果顯示: 同時有SiGe 與CESL 的元件(c)在Bsat 和 Vinj 上均有增加,此結果與之前報告的有 SiGe S/D 之單軸應力元件與有CESL 之 單軸應力元件結果有若干不同[13-14]。經 由這些驗證過程,同時使用雙軸應力與

CESL 之pMOSFET 元件可以大幅增加 B<sub>sat</sub>和V<sub>inj</sub>。最後於圖25和26簡述實驗結果 及提出了應變矽工程(strain engineering)對 於CMOS元件傳輸參數r<sub>c</sub>的Roadmap,作為 應用於45nm及以下的CMOS元件技術設 計準則。

在本計畫的最後一年,使用了傳統元 件及應變矽元件(如圖 27)作為實驗的對 照。我們發展了一套嶄新的實驗方法來評 估傳輸參數,稱做 V<sub>D,sat</sub> Method。利用簡 單的模型建立起適用於在準彈道傳輸表像 下的飽和電流公式,成功重新詮釋傳輸參 數,並有別於傳統實驗採用的溫度相依法 (TDM)的繁雜程度,而擁有其簡單、快速 和可靠的優點。表4展示該方法所用的公 式,可由式(5)和式(6)在 ID-VDS 的量測數據 上分別計算出 B<sub>sat</sub> 值和 V<sub>inj</sub> 值, 如圖 28 所 示。在圖 29 和 30 中,同時以 V<sub>Dsat</sub> method 和 TDM 對同一元件求取 Bsat、Vini, 並得 到互相符合的實驗結果,證實了 VDsat method 可成功用於評測量子機制下的元 件傳輸特性。接著,探討 IDsat 衰減和傳輸 參數的變動關係,先對 control 元件作 stress, nMOSFET 和 pMOSFET 分別施以 HC 和 NBTI stress, 圖 31 顯示其結果: 在 導通電流下降的同時,兩個元件的傳輸參 數也都跟著下降,另外 Bsat 下降的幅度又 明顯大於 Vini。我們再用直條圖來分析傳 輸參數在 IDsat 衰減下而衰減的比例關係, 如圖 32 所示, 觀察出 Bsat 的衰减部分的確 是直接造成導通電流下降的主因,這可以 由圖 33 解釋: 在經過 stress 過後, 有大量 的 trap 會在 drain 端形成,這些大量的 trap 會對通道形成傳輸的屏障,因而造成 B<sub>sat</sub> 的下降,直接影響到 IDsat。更進一步,我 們探討了應變矽元件在 stress 後的變化。 由圖 34 到 36 可看出 SiC S/D-E nMOSFET 因為C的out-diffusion 效應造成了B<sub>sat</sub>和 V<sub>inj</sub>有最大幅度的變動。另一方面,SiGe S/D pMOSFET 因為其 EDB (Embedded Diffusion Barrier)的特殊結構阻擋了Ge的 擴散機制,所以壓制了B<sub>sat</sub>和V<sub>inj</sub>的變動, 因此可以觀察到元件在 stress 過後其 I<sub>Dsat</sub> 的衰減也較低。最後,我們在圖 37 所列對 於 V<sub>inj</sub> 增強性的技術藍圖,提供做為發展 未來元件的設計基準。

#### 四、 計劃成果自評

本計劃的研究著重於先進應變矽元件 在彈道傳輸特性上的探討。第一年,研究 混合型晶格方向通道對元件之驅動電流與 載子彈道傳輸特性之影響,將其研究成果 應用於新型的不同混合型晶格通道元件 上。第二年,研究不同應變砂工程對元件 之驅動電流與載子彈道傳輸特性之影響, 將其研究成果做為選擇元件施加應力的考 量。第三年,利用新的實驗方法求取傳輸 參數,並且研究對於元件加壓後的效能衰 減對其傳輸能力的關係。這些研究都是目 前最為有效能夠實現CMOS元件的驅動電 流最佳化的主題。且利用載子彈道特性用 於解釋元件驅動電流和可靠度,亦是一大 突破。研究的成果已發表10篇國際會議及 期刊論文 [15-24],其中三篇是該領域頂尖 會議IEDM/VLSI論文,之中有一篇為邀請 演講論文[23],相關的論文也持續發表 中,也有部份可以提出專利申請。顯見我 們在該領域的多年來研究,已受到國際的 重視與肯定。本計劃的完成將對學術研究 水準的提昇及工業界的實際應用上都有莫 大的助益。

#### 五、参考文獻

- K. Ota et al., in *Tech. Dig. IEDM*, pp. 27-30, 2002.
- [2] K. Ota et al., in *Symposium on VLSI Tech.*, pp. 138-139, 2005.
- [3] T. Ghani et al., in *Tech. Dig. IEDM*, pp. 978-979, 2003.
- [4] K. Rim et al., in *Symposium on VLSI Tech.*, pp. 59-60, 2001.
- [5] K. Rim et al., in *Symposium on VLSI Tech.*, pp. 98-99, 2002.
- [6] T. Mizuno et al., in Symposium on VLSI Tech., pp. 106-107, 2002.
- [7] T. Mizuno et al., in *IEDM Tech. Digest*, p. 31-34, 2002.
- [5] J. R. Hwang et al., in *Symposium on VLSI Tech.*, pp. 90-91, 2004.
- [8] M. Yang et al., in *Tech. Dig. IEDM*, pp. 453-456, 2003.
- [9] S. S. Chung et al., in *Tech. Dig. IEDM*, pp. 567-570, 2005.
- [10] S. S. Chung et al., in Symposium on VLSI Technology, pp. 86-87, 2005.
- [11] M. Lundstrom, IEEE EDL, p. 361, 1997.
- [12] M. J. Chen et al., *IEEE Trans. on Electron Devices*, Vol. ED-51, p. 1409, 2004.
- [13] H. N. Lin et al., in Symposium on VLSI Technology, p. 174, 2005.
- [14] H. N. Lin et al., in Tech. Dig. IEDM, p. 147, 2005.
- [15] Y. J. Tsai et al., Proc. of VLSI-TSA, pp. 33-34, 2007.
- [16] Y. J. Tsai et al., Silicon Nanoelectronics Workshop, pp. 19-20, 2007.
- [17] S. S. Chung et al., *Extended Abs. SSDM*, pp.40-41, 2007.
- [18] (Invited) S. S. Chung et al., "Roadmaps on the Ballistic Transport in Strain Engineered Nanoscale CMOS Devices," in *IEEE EDSSC*, pp. 23-26, 2007.
- [19] E.R. Hsieh et al., VLSI-TSA, April 21-23, 2008.
- [20] S. S. Chung et al., in Symposium on VLSI Technology, pp. 158-159, 2009.
- [21] (invited) S. S. Chung et al., *Proceedings of 9thICSICT*, session A3.1, 2008.
- [22] E. R. Hsieh et al., in *Tech. Dig. IEDM*, p. 779, 2009.
- [23] (invited) S. S. Chung et al., in *Tech. Dig. IEDM*, p. 435, 2008.
- [24] E. R. Hsieh, Applied Physics Lett., 96, 093501, 2010.





此表的公式流程圖用來決定通道子載的彈道傳 輸的兩個主要的係數,載子入射係數,Vini, 和載子 彈道傳輸係數, Bsat



#### 110

NMOSFET

Channel Length,  $L_{g}(nm)$ 圖16經由實驗結果計算而得之Bsat。Uniaxial tensile cap 之Bsat對於control device有相當大 的提升



圖17 (a) Bulk-Si 與(b) Biaxial strain-Si/SiGe nMOSFET之剖面圖



圖18 nMOSFET之*I*on-*I*off特性。Biaxial-strain 較control-Si元件有30%的增強效果。



此一概念圖展示載子傳輸的機制, 圖 中 $r_c$ 為backscattering coefficient.  $k_BT$ 是通道能障高度利用r。可以決定載 子的入射速度,injection velocity,

#### Tensile Capping-Layer

 $V_{inj}$ 



圖13 不同元件之剖面圖 (a) bulk-Si device (b) Si channel <110> with tensile-cap layer.



圖19經由實驗結果計算而得之r。與Vinj。兩個 參數對於Biaxial strained 均有較大的提升



圖20 nMOSFET在不同通道長度時之Bsat與 Vinj為 電流增強之函數。 Vinj為決定Ion大小之關鍵參數。



圖21 (a) Bulk-Si (b) Biaxial strained-Si/SiGe, 和(c) SiGe channel 與 strained-Si cap 之nMOSFET剖面圖















圖23 經由實驗結果計算而得之r,與 $V_{inj}$ 。 Biaxial strained對於 $r_c$ 有改善,而uniaxial strain 使 $r_c$ 變差。另外,兩者均可使 $V_{inj}$ 增強。



圖24 nMOSFET在不同通道長度時之B<sub>sat</sub>與V<sub>inj</sub> 為電流增強之函數。對於SiGe+CESL,V<sub>inj</sub>為 重要的決定因素,而SiGe channel則否。

NMOSFET Tensile-Strain			PMOSFET Compressive-Strain		
	Biaxial- strain	Uniaxial- Strain (CESL)	Uniaxial – Strain (S/D) [14]	Uniaxial – Strain (CESL) [13]	Biaxial-Strain + CESL (this work)
B <sub>sat</sub>	t	+	+	+	+
V <sub>inj</sub>	t	t	t	t	+ t

圖25 不同元件結構對於Vinj與Bsat的效果摘要。 而pMOSFET中,先前的報導結果顯示Bsat變差 效果,而本計劃中之元件有改善效果。



圖26目前報導過的與本計劃的元件反射係數與其

通道長度之技術藍圖。Strain元件有較好的效能。





nMOS PBTI stress

 $@V_{GS}=V_{DS}=1.8V, 100^{\circ}C$ 

圖35 在stress應變矽元件過後, nMOSFET和 pMOSFET都顯示Vinj下降的結果, 但是pMOSFET 明顯有比較少的衰減。

pMOS NBTI stress

@ V<sub>GS</sub>=V<sub>DS</sub>= - 1.8V, 100<sup>⁰</sup>C

> \_\_\_\_\_

D,sat e(X100 Sec) Stress Tim

6

4

2

0

р м 0 s

圖36 簡述對於應變矽元件stress後, 傳輸參數 率減對於I<sub>Dsat</sub>衰減的比例關係。



圖37 對V<sub>in</sub>增強性作一技術藍圖,其中SiC S/D nMOSFET元件顯示高V<sub>inj</sub>增強性,有利於 其之後的發展性。