

行政院國家科學委員會補助專題研究計畫成果報告

次世代數位影音多用途光碟系統之光機電整合研究 子計畫(一)數位視訊與音訊處理 (III)

計畫類別： 個別型計畫 整合型計畫

計畫編號：NSC 89-2213-E-009-112

執行期間：88 年 8 月 1 日至 89 年 7 月 31 日

計畫主持人：吳炳飛 國立交通大學電機與控制工程學系
共同主持人：

本成果報告包括以下應繳交之附件：

赴國外出差或研習之得報告一份

赴大陸地區出差或研習之得報告一份

出席國際學術會議心得報告及發表之論文各一份

國際合作研究計畫國外研究報告畫一份

執行單位：國立交通大學電機與控制工程學系

中 華 民 國 89 年 10 月 20 日

行政院國家科學委員會專題研究計畫成果報告

次世代數位影音多用途光碟系統之光機電整合研究

子計畫(一)數位視訊與音訊處理 (III)

The Integration in Optics ,Mechanics, and Electronics of Digital Versatile Disc Systems-(1) Digital Video and Audio Processing (III)

計畫編號：NSC 89-2213-E-009-112

執行期限：88年8月1日至89年7月31日

主持人：吳炳飛 國立交通大學電機與控制工程學系

中文摘要

算術編碼法的壓縮技術，已經被廣泛的應用到工業界許多標準規格上，如 JPEG2000、JBIG、JBIG2，然而算數編碼法在實作上，卻有其潛在的困難，由於算術編碼法所採用的編碼方式，是採取依符號出現的機率，做一連串子區間的切割，因此有限長度的精確度、運算複雜度及累積次數統計所需花費龐大記憶體...等，都造成算術編碼法在實作上無法容易實現的主要原因。基於此，本研究將針對適應性多符號算術編碼法，提出有限歷史長度加權模型的機率模型，來解決適應性算術編碼法在實作時，需使用龐大記憶體的缺點，並進一步的將 Coding Pass 中，計算複雜且費時的除法器避免，以加速編解碼速度的提升，並進而實現在 VLSI Chip 上。

我們以 TSMC 0.35um 1P4M CMOS 的製程，實際製作出一顆晶片，經 TimeMill 的量測，其最大操作速度可到達 66.7 MHz，晶片面積為 $4.82 \times 4.82 \text{ mm}^2$ ，功率損耗為 0.58 W。

關鍵詞：次世代數位影音多用途光碟

機、算術編碼法、資料壓縮

Abstract

The Arithmetic Coding (AC) has been widely applied to industrial standards, however, because of the shortages of resolution, computational complexity and lots of memory, AC is hard to be implemented in real circuit. Our approach provides the finite history length weighting model to solve the memory issue. Furthermore, our design does not use divisors which greatly reduces the chip die size. The final result has been simulated by TSMC 0.35um 1P4M CMOS process and is verified to have very good performance.

Keywords: DVD, Arithmetic Coding, Data Compression.

1. 緣由與目的

自從電腦發展以來，由於人們對於資訊與知識的需求與日遽增，隨之而來的，便是資料量日益龐大的問題，為了滿足可以在有限的空間中，放入更多的資訊，以達到空間最有效率的使用，

資料的壓縮也就日益的重要；近年來，壓縮技術的研究，不論在學術界、工業界都有許多研發人員投入開發新的技術，在許多的壓縮方法中，可以發現在無失真(Lossless)的編碼法 [8] [9] 裡，算數編碼法(Arithmetic Coding) [10] - [21] 的壓縮效能往往能夠達到資訊理論的上界。

採用算數編碼法的壓縮技術，已經被廣泛的應用到工業界許多標準規格上，在影像的壓縮領域當中，早期的影像壓縮技術 JPEG，原先採用的壓縮方式是用霍夫曼編碼法(Huffman Coding)，但是為了達到更好的壓縮效能，在後來的發展中，擴充了算數編碼的壓縮方式，使得整體影像品質更好；再看看最近學術界與工業界所研發的新一代影像壓縮方法 JPEG2000，其核心的壓縮技術是採用小波轉換(Wavelet Transform)和零數編碼法(Zerotree Coding) [1] - [5] 的觀念，使得在同樣的影像壓縮倍數下，能夠比 JPEG 壓縮方法有更好的影像品質，而在 JPEG2000 的壓縮法中，所採用的基本壓縮方法為 EBCOT [6]，其壓縮的方式是從 Zerotree Coding [4] [5] 演化來的，在這種高效能的壓縮方法中，所編碼出來的結果是一些代表各種不同意義的符號(Symbol)，面對這些 Symbol，採用 Multialphabet Arithmetic Coding [24] [25] [26] 會得到極好的效能，JPEG2000 也就藉著這些壓縮法的組合，來達到影像品質的大幅提昇。

另一方面，在文字壓縮上，算數編

碼法也成為最新文字壓縮法所採用的方式，首先來看看目前傳真機上的壓縮方式，在傳真機上，幾乎都是以傳送文字為主的文件，因此有了 G3(Group 3)、G4(Group 4)、JBIG(Joint Bilevel Imaging Group) [8] [9] 的壓縮方法，前面兩者的壓縮方式都是採用 Run Length Coding 的方法，JBIG 為了達到更好的壓縮，也採用了算數編碼法，JBIG 壓縮法的編碼效能雖然已經相當不錯，但是壓縮倍數仍略顯不足，於是也有新壓縮演算法的產生，來改良文字影像的壓縮，例如新的壓縮法 JBIG2，對於相同的文字影像，壓縮倍數可以較 JBIG 提高至少 70% [7]，但在 JBIG 2 壓縮法中，所採用壓縮法仍然是算數編碼，改變的方法是在如何找出相似的文字，由此可以看出來，算數編碼法在無失真的編碼法裡，確實有其存在的價值。

不論從影像、文字壓縮法中，都可以看到算數編碼法存在的蹤跡，然而算數編碼法在實作上，卻有其潛在的困難，由於算術編碼法所採用的編碼方式，是採取依符號出現的機率，做一連串子區間(subinterval)的切割，因此有限長度的精確度就是我們首先遇到的困難，另外由於它的運算複雜度相當高，需要相當多的運算時間才能得到壓縮後的算術代碼(Code)，也因此，如何即時且有效率的把算數編碼應用在實物上，便是我們本文的課題。近年來，由於數位影像科技不斷的發展，從原本黑白的影像轉而為彩色，再從過

去單單只有 256 色的彩色影像轉而為 Hi-Color 或 True-Color 的影像，我們對於影像的品質需求不斷的提高。然而，要能達到影像品質的提高所要付出的代價就是儲存容量越來越大，影像處理所要花的時間增加，而且對於經過壓縮後的影像，我們希望能夠生動細膩的重建影像，但是要達到這些要求不但運算的時間與複雜度增加，所需要的儲存空間也會變大。然而目前隨著半導體業不斷的發展，技術上幾乎以倍速成長，所以各種速度快、面積小、功能強大的晶片不斷的推出，各種廠商紛紛加入這個市場，由於大量的生產產品，所以價格也越來越便宜，能夠讓一般的消費者接受。因此只要能達到好的壓縮效果，在計算複雜度方面就比較不要求。

2. 算術編碼法

算術編碼法的編解碼動作，主要分為兩個過程(two-pass) [25]，一為機率模組過程(Modeling Pass)，對每個可能輸入的符號建立、預估其對應的出現機率；一為編解碼過程(Coding Pass)，將輸入符號在機率模組過程中所對應的出現機率，進行編解碼的動作；其中編碼效能的好壞主要決定在機率模組中，所建立的符號機率是不是夠準確，算術編碼法依其機率模組的建立、更新機率方式的不同，可分為三種模式：

一、靜態(static)算術編碼法：此種方法採用固定的機率模組，不管輸入檔案的機率分佈為何，均採取此事先建

好的固定機率模組來進行資料的編碼，一般此種靜態的編碼法，因其不能依檔案的特性來建立準確的機率模組，故其編碼效能不佳。

二、半適應性(semi-adaptive)算術編碼法：其機率模組建立的方式是將檔案的所有資料讀進來，建立此檔案的機率分佈模型，再利用此剛建好的機率模型進行編碼的動作，如圖 2-1 所示；由於半適應性算術編碼法，可以針對不同的檔案，擁有此份文件最精確的機率分佈模型，因此一般來說，半適應性算術編碼法會有較佳的編碼效能。然而此種機率模型的建立方式，在實際的應用上，卻是半適應性編碼法的最大致命傷，因為若按照半適應性算術編碼法來建立機率模型，我們勢必將一份文件中，所有的資料都抓進來統計完後，才能對每個資料輸入的先後順序，一個一個的進行編碼，即意謂著在實作上我們需要預存一個未知大小的記憶體來存放這些資料，再進行編碼，如此不但花費記憶體，且又無法即時(real-time)的進行編碼，因此有了以下的適應性算術編碼法。




圖 2-1 半適應性算術編碼法

三、適應性(adaptive)算術編碼法：其機率模組的建立，是先給定每個符號出現機率的最小值，每進來一筆資料，即動態的更新此機率模組，如圖 2-2；在適應性編碼法的編碼過程中，因為每個符號的機率是隨著目前所搜集的輸入資料而變動的，故每個符號在不同的時候，會擁有不同的編碼長度；適應性編碼法不但能動態的保有目前輸入的資料準確的機率模組，又能夠即時的對一文份進行編碼動作，非常適合在實際應用的層面上。




圖 2-2 適應性算術編碼法

3. 有限長度歷史加權模型

首先讓我們來考慮一下適應性算術編碼法的一個問題，由於適應性算術編碼法所採用的機率模型是採用統計到目前為止所輸入的資料量來做各個符號所佔機率值大小的分配，如此當進行一大資料量的編碼時，就會造成必先預留一龐大的資料暫存區(data buffer)來儲存住所有輸入的資料，此即適應性算術編碼法在實作上的一缺點，若以一

張 352x288 多值影像(multi-level image)為例，就必需有 99 KBytes 的輸入資料暫存區(input data buffer)來維持應適性算術編碼法在機率統計單元的正常運作，若當影像為 512x512 的大小時，將需花費 256 KBytes 的輸入資料暫存區，如此需要花費龐大的記憶體也突顯出，應適性編碼法的最大的缺點。

另外，我們再考慮一下，當資料一直輸入時，即當資料量一大時，會造成影像中出現次數較少的點，如高頻的部份，在處理 coding pass 時，其所對應的碼字就會非常的長，如上所舉的例子，若目前所輸入的資料量為 $N = 512 \times 512$ ，而目前所輸入的符號在機率統計模型裡曾經出現過 8 次，則在編此符號時需花費 $8 / 512 \times 512 = 1 / 2^{12}$ 即需要花費 12 bits 來編此符號，若它在機率統計模型裡只出現過一次的話，那將需要花費 15 bits 來編此符號，如此長的碼字會造成算術編碼法效能的下降。而我們所要解決的也正是如何解決此應適性算術編在實作上的此兩個缺點。

因此 M. Ghanbari [23] 就提出了一個新的機率模組概念，他不統計所有目前為止進來的資料，只記錄目前最新的 M 組資料，當下一筆(即第 M+1 筆)資料輸入時，再去此 M 組資料所統計出的機率統計模型內，查出此符號目前

所對應的機率區間送至 Coding Pass，以便進行編碼，當編碼動作完成後，再將歷史緩衝區(history buffer)內，將最原先的(即第一筆)資料踢掉，只留下第二筆至第 M+1 筆的資料，最新的資料在歷史緩衝區內，此種方法不但不會在資料量龐大時，需要花費大量的記憶體來儲存資料的問題，而且也可保有輸入資料的區域性的機率特性，非常適用在語音上的編碼；由於 Ghanbari 所提出的機率模組是採取最新的 M 組資料來做機率的統計，此種區域性的機率統計模組，因此此機率模組亦可稱為區域適應性模組。而其歷史緩衝區更新的動作情形如圖 3-1





圖 3-1 歷史緩衝區更新動作情形

有限歷史長度加權模型適應性算術編碼法的編碼方法和原始的適應性算術編碼法相似，唯一不同的也是在 modeling pass 動手腳，我們利用有限歷史長度適應性算術編碼法的概念，再引入一加權值，使得機率統計單元能夠更快速的收斂至所有符號真正的機率分佈情形，在機率統計模組裡，也只保留最新的 M 組資料，來做為下一個符號輸入時所對應的機率區間，然而不同的

是，在建立資料的出現次數時，乘上一加權值(Weighting Value)，如此可以讓各個符號的機率，更快的達到其實際機率分佈情形，以下用圖解來說明有限歷史長度加權模型動作。



4. WLPAC 硬体架構

圖 4-1 為編解碼晶片的系統方塊圖，依照其電路動作的特性分類為 3 個區塊，分別為：一、控制路徑(Control Path)，主要負責整個編解碼流程中的狀態控制，提供資料路徑及輸出/入路徑中所需的控制訊號，另外在此控制路徑上，加上了測試時的考量，以便將整個編解碼晶片的狀態及內部訊號抓出來觀測；二、資料路徑(Data Path)，負責整個編解碼流程中，資料的運算及儲存；三、輸出/入路徑(I/O Path)，由於算術編碼法在資料路徑上，資料處理的時間是不定時的，因此在輸出/入端，以非同步傳輸的方式，做資料的輸出/入介面。

圖 4-2 中，Symbol 為編碼時所要送進 Codec 的符號，而 CodeByte 為此符號所編的碼字字組；CodeBit 為解碼

時所要送進 Codec 的碼字字元，而 DecodeSymbol 為這些碼字元所解出來文件原始的符號；而其餘的訊號，如 nCS 為晶片的選擇訊號 En_De 為編解碼的控制訊號、Start 為啟動 Codec 動作的控制訊號...等，都為控制、溝通訊號；以下我們就針對此編解碼晶片的動作做一說明。




圖 4-1 編解碼晶片的系統方塊圖

當 Start 訊號 High 時，啟動整個編解碼動作，此時判斷 En_De 為 High 時，則做編碼的動作，而 SymbolOE 會一直跟外部的非同步傳輸介面要資料輸入，而要輸入的資料即為所要編碼的符號，在此我們用一 8 bits 的 Symbol 表示，而所編的碼即為 CodeByte，8 bits 的資料輸出，而其 CodeByteWE 為 Low 才表示目前所輸出的 CodeByte 為有效值，當文件輸入結束時，還需送 2 個訊號給 WLPAC，一為文件結束符號 (EOF)，讓編碼端對此 EOF 符號做編碼的動作，如此在解碼端的地方，若解出 EOF 為 High 時，才能曉得解碼動作完成了；二為編碼結束符號(Ending)，

讓 WLPAC 將內部殘餘的 CodeByte 做輸出的處理；當 WLPAC 處理完內部殘餘的 CodeByte 後，編碼動作即完成，En_Finish 會拉到 High。

反觀解碼端的控制方式就比較簡單，同樣的當 Start 訊號為 High 時，啟動了整個編解碼晶片，當判斷 En_De 為 Low 時，則做解碼的動作，編碼端的輸入只有一條訊號線，即剛編完碼的碼字字元 CodeBit，而 CodeBitOE 為 Low 時就跟外部的非同步傳輸介面要資料(CodeBit)輸入，而所解出的解碼符號為 8 bits 的 DecodeSymbol，同樣的當 DecodeSymbolWE 為 Low 時，才表示目前解出來的符號是有效的，而當解碼到內部的 EOF 符號為 High 時，則解碼動作即宣告完成，De_Finish 會拉到 High。




圖 4-2 編解碼晶片腳位圖

5. WLPAC 晶片

在經過 Verilog-XL、TimeMill、PowerMill 的模擬和 DRACULA 的驗證後，將我們所開發的晶片的特性做了以下的整理：

- } 使用台積電 0.35-um 1P4M CMOS 的製程
- } 最大操作頻率為 66.7 MHz

- } 最大功率損耗為 580.47mW
- } 內建 240 Bytes 單一輸出入埠非同步靜態存取記憶體
- } 總邏輯閘數為 65160 個
- } 核心面積為 3.07 mm x 3.07mm
- } 晶片總面積為 3.86 mm x 3.86 mm
- } 具即時處理能力的高壓縮率適應性算術編碼晶片
- } 採用新的機率統計模組，節省大量大記憶體需求
- } 歷史緩衝區的使用，不需使用除法器
- } 輸入為多符號(multi-alphabet)的資料
- } 具非同步傳輸介面
- } 具有編碼及解碼的功能
- } 採取 80 Pin 的 CQFP 封裝，使用的接腳有 75 Pin
- } 提供三種測試模式，可分別測試內部控制電路、解碼符號搜尋電路、正規化單元的輸出情形




圖 5-3 80 Pin CQFP 包裝

6. 模擬結果

可以看出 WLPAC 晶片其編解碼

的速度，有大幅的提升，雖然晶片的操作速度只有 66.7 MHz，其編碼速度可以比 K6-III 400MHz 最快可提升到 14.82 倍之多，比 PII 450MHz 最快可以提升到 13.34 倍之多；而解碼端的速度同樣的也有大幅的提升，其解碼運算速度最快可以比 K6-III 400MHz 提升到 7.64 倍之多，比 PII 450MHz 提升 6.47 倍，而其平均編解碼的平均速度提升，如圖 5-6、圖 5-7。圖中，將 K6-III 400MHz 的平均時間的倒數設為 1 個單位，來計算 WLPAC Chip 在編解碼時，速度提升的倍數。




圖 5-6 WLPAC CHIP 編碼速度的提升




圖 5-7 WLPAC CHIP 解碼速度的提升

7. 相關晶片比較

Design	WLPAC	M. Peon [41]	H. Y. Lee [40]	H. Printz [39]
Symbol	Multialphabet	Multialphabet	Multialphabet	Multialphabet
Model	Adaptive	Adaptive	Semi-adaptive	Semi-adaptive
Process	TSMC 0.35um 1P4M	ES2 0.7um	0.8um CMOS	8 Xilinx XC3090 FPGAs
RAM	240x8 bits	N/A	512x16 bits	4086x23 bits
ROM	No	N/A	256x16 bits	No
Max. Freq.	66.7MHz	39MHz	39MHz	25MHz
Area	14.5924 mm ²	31.00 mm ²	32.4695 mm ²	-

表 5-3 相關多符號 AC CHIP 比較表

Design	WLPAC	ABIC-1 [34]	S. R. Kuang [28]
Symbol	Multi-level	Binary	Binary
Model	Adaptive	Adaptive	Adaptive
Process	TSMC 0.35um SPQM	1.5um Structured Array	TSMC 0.8um SPDM
RAM	240 Bytes	512x36 bits	1.28 Kbytes
Max. Freq.	66.7 MHz	20 MHz	25 MHz
Area	14.5924 mm ²	1 cm ²	18.9 mm ²
Gate counts	65.16 K	194K trx.	54 K
Supply Voltage	3.3 V	5 V	5 V
Package	80 pins CQFP	84 pins	40 LD S/B

表 5-4 相關二值 AC CHIP 的比較表

File Name	File Size (Bytes)	Binary		WLPAC Chip		
		Entropy	Entropy	C-Ratio	Encoding Time (ms)	Encoding Speed (Mbytes/sec)
internet.tif	30507	2.105	2.75	2.85	7.56	4.04
upgrade.tif	522923	2.219	5.07	5.09	90.04	5.81
Welcome.wav	18664	1.018	1.57	1.68	6.75	2.77
giveup.wav	18258	1.003	1.20	1.24	8.43	2.17
UserPhone.wav	14957	1.009	1.45	1.58	5.72	2.62
Contact.wav	19959	1.001	1.26	1.36	5.59	3.57
online.wav	14093	1.001	1.38	1.47	5.65	2.50
Homepage.wav	13402	1.000	1.61	1.80	4.60	2.91
Trumpet.wav	66112	1.000	1.54	1.56	25.41	2.60
GreetingCard.wav	22369	1.000	1.29	1.28	10.10	2.21
Dict.txt	1331844	1.000	1.86	1.87	445.45	2.99
Average	94144.78	1.214	1.91	1.98	26.75	3.11

表 5-5 壓縮效能和壓縮速度的比較表

參考資料

1. M. Antonini, M. Barlaud, P. Mathieu, and I. Daubechies, "Image coding using wavelet transform," IEEE Trans. Image Processing, vol. 1, pp. 205-220, April 1992.
2. S. Mallat, "Multifrequency channel decomposition of images and wavelet models," IEEE Trans. Acoust. Speech, Signal Processing, Vol.37, pp.2091-1989.
3. S. A. Martucci, "Symmetric convolution and the discrete sine and cosine

- transforms," IEEE Trans. Signal Processing, vol. 42, no. 5, pp. 1038-1051, May 1994.
4. J. M. Shapiro, "Embedded image coding using zerotrees of wavelets coefficients," IEEE Transactions on Signal Process. 41. 3445-3462, 1993.
5. A. Said and W. A. Pearlman, "A new, fast, and efficient image codec based on set partitioning in hierarchical trees," IEEE Transactions on Circuits Systems Video Technol. 6(3), 243-250, 1996.
6. Taubman, D, "High performance scalable image compression with EBCOT," Image Processing, 1999. ICIP 99. Proceedings. 1999 International Conference on Volume: 3, 1999, pp. 344-348.
7. P. G. Howard, "Text image compression using soft pattern matching," Computer Journal, 40(2/3): 146-156, 1997.
8. R. C. Gonzalez, R. E. Woods, "Digital Image Processing", Addison-Wesley Publishing Co., Inc., 1992, pp.348-349
9. Khalid Sayood, "Introduction to Data Compression" University of Nebraska at Lincoln, Morgan Kaufmann Publishers, Inc. Jan. 1996
10. I. H. Witten, R. M. Neal, and J. G. Cleary "Arithmetic Coding for Data Compression" Communications of the ACM, vol. 30(6), pp. 520-540, June 1987
11. C. E. Shannon, "A Mathematical Theory of Communication," Bell Syst. Tech. J. 27, 379 (1948)
12. P. Elias, in N. Abramson, "Information Theory and Coding", McGraw-Hill Book Co., Inc., New York, 1963.
13. J. J. Rissanen, "Generalized Kraft inequality and Arithmetic Coding," IBM J. Res. Develop. 20 198(1976)
14. R. C. Pasco, "Source Coding Algorithms for Fast Data Compression,," Ph.D. Thesis, Department of Electrical Engineering, Stanford University, Stanford, CA, May 1976
15. J. Rissanen and G. G. Langdon, Jr. "Arithmetic Coding" IBM Journal of Research and Development, vol. 23(2), pp. 149-162, Mar. 1979
16. J. Rissanen and G. G. Langdon, Jr. "Universal Modeling and Coding" IEEE Transactions of Information Theory, vol. IT-27(1), pp. 12-33, Jan. 1981
17. G. G. Langdon, Jr., and J. Rissanen, "Compression of Black-White Images with Binary Arithmetic Coding" IEEE Transactions of Communications, vol. COM-29, pp. 857-867, June 1981
18. G. G. Langdon and J. Rissanen "A Simple General Binary Source Code" IEEE Transactions of Information Theory, vol. IT-28(5), pp. 800-803, Sep. 1982
19. G. G. Langdon, Jr. "An Introduction to Arithmetic Coding" IBM Journal of

- Research and Development, vol. 28(2), pp. 135-149, Mar. 1984
20. P. G. Howard and J. S. Vitter "Analysis of Arithmetic Coding for Data Compression" Proceedings of Data Compression Conference, DCC'91., pp 3-12, 1991
 21. P. G. Howard and J. S. Vitter "Arithmetic Coding for Data Compression" Proceedings of the IEEE, v. 82(6), pp. 857-865, June 1994
 22. Bart Vanhoof, Mercedes Peon, Gauthier Lafruit, Jan Bormans, Lode Nachtergaele and Ivo Bolsens "A Scalable Architecture for MPEG-4 Wavelet Quantization" Journal of VLSI Signal Process Systems for Signal, Image, and Video Technology Vol. 23, No. 1, pp. 93-107, October 1999
 23. M. Ghanbari, "Arithmetic Coding with Limited Past History" Electronics Letters, 20th June 1991, Vol. 27, No. 13
 24. J. Rissanen and K. M. Mohiuddin "A Multiplication-Free Multialphabet Arithmetic Code" IEEE Transactions on Communications, vol. 37(2), pp. 93-98, Feb. 1989
 25. Alistair Moffat, Neil Sharman, Ian H. Witten, Timothy C. Bell, "An empirical evaluation of coding methods for multi-symbol alphabets" Data Compression Conference, 1993, DCC'93., 1993
 26. X. Xue and W. Gao "High Performance Arithmetic Coding for Small Alphabets" Proceedings of Data Compression Conference, DCC '97., pp. 477, 1997
 27. L. Wall, K. Ferens, and W. Kinsner, "Real-Time Dynamic Arithmetic Coding for Low Bit-Rate Channels" Proceeding of the IEEE Data Compression Conference, pp. 381-391, 1993
 28. S. R. Kuang, J. M. Jou and Y. L. Chen, "The Design of an Adaptive On-Line Binary Arithmetic-Coding Chip" IEEE Transactions on Circuits and Systems-I: Fundamental Theory and Applications, vol. 45(7), pp. 693-706, July 1998
 29. X. Xue and W. Gao, "Arithmetic Coding with Improved Solution for the Carry-over Problem" Proceeding of Data Compression Conference, DCC '97., pp. 476, 1997
 30. W. B. Pennebaker, J. L. Mitchell, G. G. Langdon, Jr. and R. B. Arps "An overview of the basic principles of the Q-Coder adaptive binary arithmetic coder" IBM Journal of Research and Development, vol. 32(6), pp. 717-726, Nov. 1988
 31. J. L. Mitchell and W. B. Pennebaker "Optimal hardware and software arithmetic coding procedures for the Q-Coder" IBM Journal of Research and Development, vol. 32(6), pp. 727-736, Nov. 1988
 32. W. B. Pennebaker and J. L. Mitchell "Probability estimation for the Q-Coder" IBM Journal of Research and Development, vol. 32(6), pp. 737-752, Nov. 1988
 33. J. L. Mitchell and W. B. Pennebaker "Software implementations of the Q-Coder" IBM Journal of Research and Development, vol. 32(6), pp. 753-774, Nov. 1988
 34. B. B. Arps, T. K. Truong, D. J. Lu, R. C. Pasco and T. D. Friendman "A multi-purpose VLSI chip for adaptive data compression of bilevel images" IBM Journal of Research and Development, vol. 32(6), pp. 775-795, Nov. 1988
 35. G. G. Langdon, Jr. "Probabilistic and Q-Coder Algorithms for Binary Source Adaptation" Data Compression Conference, DCC'91, pp. 13-22, 1991
 36. B. Fu and K. K. Parhi "Generalized Multiplication-Free Arithmetic Codes" IEEE Transactions on Communications, vol. 45(5), pp. 497-501, May 1997
 37. B. Fu and K. K. Parhi "Generalized Multiplication Free Arithmetic Codes" 1995 IEEE International Symposium on Circuits and Systems, ISCAS '95., vol. 1, pp. 437-440, 1995
 38. B. Fu and K. K. Parhi "Two VLSI Design Advances in Arithmetic Coding" 1995 IEEE International Symposium on Circuits and Systems, ISCAS '95., vol. 2, pp. 1440-1443, 1995
 39. H. Printz and P. Stubbley "Multialphabet Arithmetic Coding at 16 Mbytes/sec" Proceedings of Data Compression Conference, pp. 128-137, Mar. 1993
 40. H. Y. Lee, L. S. Lan, M. H. Sheu and C. H. Wu "A Parallel Architecture for Arithmetic Coding and Its VLSI Implementation" IEEE 39th Midwest symposium on Circuits and Systems, vol. 3, pp. 1309-1312, 1996
 41. M. Peon, R. R. Osorio and J. D. Bruguera "A VLSI Implementation of an Arithmetic Coder for Image Compression" Proceedings of the 23rd EUROMICRO Conference New Frontiers of Information Technology, EUROMICRO 97, pp. 591-598, 1997