



(19) 中華民國智慧財產局

(12) 發明說明書公開本 (11) 公開編號：TW 201123508 A1

(43) 公開日：中華民國 100 (2011) 年 07 月 01 日

(21) 申請案號：098144206

(22) 申請日：中華民國 98 (2009) 年 12 月 22 日

(51) Int. Cl. : H01L31/18 (2006.01)

H01L31/0236(2006.01)

H01L31/042 (2006.01)

(71) 申請人：國立交通大學（中華民國）NATIONAL CHIAO TUNG UNIVERSITY (TW)
新竹市大學路 1001 號

(72) 發明人：張翼 CHANG, EDWARD YI (TW)；沙湖 卡堤卡 彰德拉 SAHOO, KARTIKA CHANDRA (IN)；林孟谷 LIN, MEN KU (TW)；呂貽堯 LU, YI YAO (TW)；王聖評 WANG, SHENG PING (TW)

(74) 代理人：吳冠賜；林志鴻；楊慶隆

申請實體審查：有 申請專利範圍項數：20 項 圖式數：6 共 22 頁


(54) 名稱

抗反射層、抗反射表面之製法、及其應用之光電轉換裝置

ANTIREFLECTION LAYER, METHOD FOR FABRICATING ANTIREFLECTION SURFACE, AND PHOTOVOLTAIC DEVICE APPLYING THE SAME

(57) 摘要

本發明係有關於一種抗反射表面之製法，其包括：形成金屬膜於鈍化層上；熱處理該金屬膜，俾使金屬膜自組裝成金屬奈米顆粒；利用金屬奈米顆粒作為遮罩，移除鈍化層之部份區域，俾而形成亞波長抗反射結構，其中亞波長抗反射結構之截面積係沿著鈍化層之厚度方向增大；以及移除金屬奈米顆粒。此外，本發明更提供所製得之亞波長抗反射結構及其反射比。由於本發明所提供之亞波長抗反射結構具有較佳之抗反射效果，故可提高光電轉換裝置之光電轉換效率。此外，由於亞波長抗反射結構係製作於鈍化層上，故可降低半導體層因反應性離子蝕刻而受損之可能，進而改善光電轉換裝置之光電轉換效率。



20：矽晶圓

25：鈍化層

251：亞波長抗反射結構

201123508

發明專利說明書

(本說明書格式、順序，請勿任意更動，※記號部分請勿填寫)

※ 申請案號： 98144206 H01L 3/17 (2006.01)

※ 申請日： 98.12.29 IPC 分類： H01L 3/236 (2006.01)

一、發明名稱： (中文/英文) H01L 3/17 (2006.01)

抗反射層、抗反射表面之製法、及其應用之光電轉換裝置

ANTIREFLECTION LAYER, METHOD FOR
FABRICATING ANTIREFLECTION SURFACE, AND
PHOTOVOLTAIC DEVICE APPLYING THE SAME

二、中文發明摘要：

本發明係有關於一種抗反射表面之製法，其包括：形成金屬膜於鈍化層上；熱處理該金屬膜，俾使金屬膜自組裝成金屬奈米顆粒；利用金屬奈米顆粒作為遮罩，移除鈍化層之部份區域，俾而形成亞波長抗反射結構，其中亞波長抗反射結構之截面積係沿著鈍化層之厚度方向增大；以及移除金屬奈米顆粒。此外，本發明更提供所製得之亞波長抗反射結構及其反射比。由於本發明所提供之亞波長抗反射結構具有較佳之抗反射效果，故可提高光電轉換裝置之光電轉換效率。此外，由於亞波長抗反射結構係製作於鈍化層上，故可降低半導體層因反應性離子蝕刻而受損之可能，進而改善光電轉換裝置之光電轉換效率。

三、英文發明摘要：

The present invention relates to a method for fabricating an antireflection surface. The method includes: forming a metal film on a passivation layer; performing thermal treatment to form self assembled metal nano particles; using the metal nano particles as a mask to remove the partial area of the passivation layer to form a sub-wavelength antireflection structure, in which the cross-sectional area of the sub-wavelength structure increases along the thickness direction of the passivation layer; and removing the metal nano particles. In addition, the present invention further provides the obtained sub-wavelength antireflection structure and its reflectance properties. Since, the sub-wavelength antireflection structure provided by the present invention has improved antireflection efficiency; it can enhance the cell conversion efficiency of the photo voltaic devices. Also since the sub-wavelength antireflection structure has been fabricated on the passivation layer, it will reduce the probability of damage created on the semiconductor layer due to reactive ion etching method and will in turn improve the cell conversion efficiency of the photo voltaic devices.

四、指定代表圖：

(一)本案指定代表圖為：圖（ 2E ）。

(二)本代表圖之元件符號簡單說明：

20

矽晶圓

25

鈍化層

251

亞波長抗反射結構

五、本案若有化學式時，請揭示最能顯示發明特徵的化學式：

無

六、發明說明：

【發明所屬之技術領域】

本發明係關於一種抗反射層及其製法與應用，尤指一種適用於光電轉換裝置之抗反射層及其製法與應用。

5

【先前技術】

抗反射層可應用於多項產品領域，特別是近年來蓬勃發展的太陽能產業。太陽能電池是一種將光能轉換成電能之光電轉換裝置，其基本構造係運用P型及N型半導體接合而成，其係利用P-N二極體吸收光能量，以產生自由電子與電洞，其中，電子及電洞會受到因半導體P-N接面形成的內建電位影響而分離，而分別朝N型及P型半導體移動，進而產生電流，最後經由電極將電流引出，稱為光伏效應，即可形成供使用或儲存之電能。由於太陽能電池的啟動機制源自於入射光，故其被太陽電池吸收之光取量與太陽能電池之效率極為相關，據此，為有效提高太陽能電池之光取量，抗反射層之應用亦顯得特別重要。

請參見圖1A，其係為習知太陽能電池之基本結構。如圖1A所示，習知太陽能電池主要包括:P型半導體層11；N型半導體層12，係設置於P型半導體層11上；第一電極13，係連接於P型半導體層11；以及第二電極14，係連接於N型半導體層12。在此，設置於入光面之第二電極14具有一開口區A，據此，該第二電極14係呈交趾狀，用以增加入射光面積。此外，為增加光取量，第二電極14之開口區A中形成

有抗反射層 15，以降低入射光之反射。傳統上，抗反射層主要係藉由鍍膜方式形成，其可為單層結構或多層結構，其中雖然多層抗反射層可有效降低表面光線反射率，但由於其生產成本較高，且有熱性質不匹配及熱擴散限制其應用之問題，因此太陽能電池普遍仍使用單層抗反射膜。

此外，另發展有亞波長抗反射結構之抗反射層，相較於鍍膜技術所形成之抗反射層，其具有寬光譜抗反射效果，且不受材料選擇限制，具有高度發展潛力。請參見圖 1B，其係為習知亞波長抗反射結構之抗反射層應用於太陽能電池之示意圖。如圖 1B 所示，該太陽能電池之基本結構與圖 1A 大致相同，惟不同處在於，該太陽能電池所使用之抗反射層 15 表面具有次微米級突起結構(即亞波長抗反射結構 151)，而目前主要係藉由昂貴且複雜的微影技術來製得亞波長抗反射結構。

15

【發明內容】

本發明之主要目的係在提供一種抗反射表面之製法，其係藉由簡單且低成本技術製作亞波長抗反射結構，以製得具有優異抗反射效果之抗反射層。

20 為達上述目的，本發明提供一種抗反射表面之製法，其包括：形成金屬膜於鈍化層上；熱處理該金屬膜，俾使金屬膜自組裝成至少一金屬奈米顆粒；利用該至少一金屬奈米顆粒作為遮罩，移除鈍化層之部份區域，俾使鈍化層之表面形成至少一亞波長抗反射結構，其中該至少一亞波

長抗反射結構之截面積係沿著鈍化層之厚度方向增大；以及移除該至少一金屬奈米顆粒。

據此，本發明係透過金屬加熱後自組裝特性來進行亞波長抗反射結構之製作，相較於習知微影製程，本發明具有較低成本及製程較為簡單之優點，且相較於習知鍍膜製程所製得之膜層狀抗反射層，本發明所製得之抗反射層具有較佳抗反射效果。此外，本發明係於鈍化層上形成亞波長抗反射結構，其不僅可展現優異之抗反射效果，且相較於矽材表面形成亞波長抗反射結構後再塗覆鈍化層之習知製程，本發明可避免塗覆鈍化層於亞波長抗反射結構上時塗覆不均之問題。再者，由於亞波長抗反射結構係製作於鈍化層上，故可降低半導體層因反應性離子蝕刻而受損之可能，進而改善光電轉換裝置之光電轉換效率。具體而言，本發明之鈍化層材料可為氮化矽或氧化矽。

於本發明之抗反射表面製法中，該金屬膜之材料較佳為鎳、金、銀或鉑。

於本發明之抗反射表面製法中，該鈍化層之部份區域可藉由蝕刻法移除，較佳係藉由乾式蝕刻。

於本發明之抗反射表面製法中，金屬奈米顆粒可藉由濕式蝕刻法移除。舉例而言，若金屬奈米顆粒之材料為鎳或銀，則可藉由硝酸蝕刻液移除；若金屬奈米顆粒之材料為金，則可藉由碘化鉀與碘所組成之蝕刻液移除；若金屬奈米顆粒之材料為鉑，則可藉由鹽酸與硝酸所組成之蝕刻液或鹽酸與氨水所組成之蝕刻液移除。

於本發明之抗反射表面製法中，亞波長抗反射結構之密度及直徑主要係與金屬奈米顆粒的密度及尺寸相關，而其高度則主要取決於鈍化層之移除時間。在此，金屬膜之厚度較佳為 5 nm 至 20 nm，金屬奈米顆粒之直徑較佳為 70 5 nm 至 300 nm，而亞波長抗反射結構之高度較佳為 150 nm 至 160 nm。

據此，本發明更提供一種抗反射層，其係為一表面具有至少一亞波長抗反射結構之鈍化層，其中，亞波長抗反射結構之高度為 150 nm 至 160 nm，且其截面積係沿著鈍化 10 層之厚度方向增大。其中，該抗反射層於 400 nm 至 700 nm 光波長區之反射率可達 10% 以下，而於 582 nm 至 680 nm 光波長區之反射率可達 1% 以下。因此，本發明所提供之抗反射層具有優異之抗反射效果，故應用於光電轉換裝置中，可提高光取量，以製得高效率之光電轉換裝置(如，太陽能 15 電池)。

藉此，本發明更提供一種光電轉換裝置，其包括：光電轉換元件，係包括第一半導體層及第二半導體層，其中第一半導體層係與第二半導體層相互連接且互為相異之電性；電極對，係包括第一電極及第二電極，其中第一電極係與第一半導體層連接，而第二電極係與第二半導體層連接；以及抗反射層，係設置於第二電極上或第二半導體層上，其中，抗反射層係為一表面具有至少一亞波長抗反射結構之鈍化層，且該至少一亞波長抗反射結構之高度為 150 nm 至 160 nm，而其截面積係沿著該鈍化層之厚度方向增大。

於本發明所提供之光電轉換裝置中，第二電極可具有一開口區，以顯露第二半導體層，且抗反射層可設置於開口區中之該第二半導體層上。在此，第二電極可設計為習知任何具有開口區之型態，如交趾狀、條狀或網狀等，而較佳為交趾狀。

於本發明所提供之光電轉換裝置中，第二電極可為透明電極，其可覆蓋第二半導體層，且抗反射層可設置於第二電極上。

於本發明所提供之光電轉換裝置中，第一半導體層可為P型半導體層，而第二半導體層可為N型半導體層；或者，第一半導體層為N型半導體層，而第二半導體層為P型半導體層。其中，P型半導體層之摻質可為第III族之元素，而N型半導體層之摻質可為第V族之元素。

於本發明所提供之光電轉換裝置中，第一電極之材料並無特殊限制，習知適合之電極材料皆可使用，較佳係使用高功率函數材料，以形成歐姆接觸，如鋁電極。

於本發明所提供之光電轉換裝置中，第二電極之材料並無特殊限制，習知適合之電極材料皆可使用，較佳係使用低功率函數材料，以形成歐姆接觸，並可有效導出有效電荷載子，如銀電極，俾以有效提高光電轉換效率。

【實施方式】

以下係藉由特定的具體實施例說明本發明之實施方式，熟習此技藝之人士可由本說明書所揭示之內容輕易地

了解本發明之其他優點與功效。本發明亦可藉由其他不同的具體實施例加以施行或應用，本說明書中的各項細節亦可基於不同觀點與應用，在不悖離本發明之精神下進行各種修飾與變更。

5

實施例 1

請參見圖 2A至 2E，其係為矽晶圓上製作亞波長抗反射結構之抗反射層製作流程。

如圖 2A所示，首先將(100)矽晶圓 20用稀釋氫氟酸清洗，以去除表面的原生氧化層；接著，藉由電漿輔助化學氣相沉積法(PECVD)，於矽晶圓 20表面沉積 200 ± 5 nm厚的鈍化層 25。於本實施例中，該鈍化層 25係為氮化矽層。

隨後，如圖 2B所示，藉由電子束蒸鍍系統(E-beam evaporating system)，於鈍化層 25表面鍍上厚 15 ± 0.5 nm 的金屬膜 26。於本實施例中，該金屬膜 26之材料為鎳。

如圖 2C所示，通入流量3 sccm的氬氣與氮氣，並藉由快速升溫退火方式(加熱 850°C 、60秒)，使金屬膜 26因表面張力而自組裝成金屬奈米顆粒 26'，以作為蝕刻鈍化層 25之遮罩。請參見圖 3A，其係為金屬膜熱處理後所形成之金屬奈米顆粒影像，其顯示金屬奈米顆粒直徑大小分佈約為70 nm至130 nm。

接著，如圖 2D所示，藉由感應耦合式電漿(ICP)，進行120秒之鈍化層 25蝕刻製程，以製作出亞波長抗反射結構 251，其中，本實施例所使用之蝕刻氣體為 CF_4 和 O_2 ，其流量分別為60 sccm 和 6 sccm，偏壓瓦數為200瓦。

最後，如圖2E所示，於室溫下，浸泡純硝酸5分鐘，以去除表面殘餘之金屬奈米顆粒，進而於矽晶圓20上完成高度約為150至160 nm之鈍化層亞波長抗反射結構，其結果如圖3B所示。

5

實施例2

本實施例之製作流程與實施例1所述大致相同，惟不同處在於，本實施例金屬膜之材料為金，且該金屬膜之熱處理條件亦為加熱850°C達60秒，而最後則使用碘化鉀與碘所組成之蝕刻液移除金屬奈米顆粒。

10

比較例1至3

取無處理之空白矽晶圓作為比較例1之實驗樣品，另外，利用鍍膜技術，於矽晶圓上形成氮化矽之單層抗反射層(比較例2，氮化矽層厚度為69.1 nm)，及於矽晶圓上依序形成氮化矽/氟化鎂，以製得雙層抗反射層(比較例3，氮化矽/氟化鎂層厚度為69.1 nm/56.0 nm)。

15

實驗例

20

將實施例1與比較例1至3所製得之實驗樣品進行反射率之比較，其結果請參見圖4。如圖4所示，無處理之空白矽晶圓(比較例1)對於可見光和近紅外線之波長都具有相當高的反射率(> 35%)；氮化矽單層抗反射層(比較例2)在700 nm 之長波長具有較低的反射率(< 20%)，但在400 nm之短波長反射率升高(> 35%)；氮化矽/氟化鎂雙層抗反射層(比
25

較例2)在700 nm之長波長區具有< 10%的低反射率，但在400 nm之短波長區反射率升高(> 20%)；而氮化矽次波長結構(實施例1)在400~700 nm之波長表現出< 10%的反射率，且將580 nm~680nm之波長反射率減少至1%以下。

5 由此可知，本發明所提供之抗反射層具有優異之抗反射效果，故應用於光電轉換裝置中，可提高光取量，以製得高效率之光電轉換裝置。據此，請參見圖5及圖6，其係為本發明抗反射層應用於光電轉換裝置之示意圖。

10 實施例3

請參見圖5，本實施例所提供之光電轉換裝置包括：光電轉換元件21，係包括第一半導體層211及第二半導體層212，其中第一半導體層211係與第二半導體層212相互連接且互為相異之電性；電極對22，係包括第一電極221及第二電極222，其中第一電極221係與第一半導體層211連接，而第二電極222係與第二半導體層212連接，且第二電極222具有一開口區A，以顯露第二半導體層212；以及抗反射層25'，係設置於開口區A中之第二半導體層212上，其中抗反射層25'係為表面具有亞波長抗反射結構251之鈍化層25，且亞波長抗反射結構251之高度為150 nm至160 nm，而其截面積係沿著鈍化層25之厚度方向增大。於本實施例中，該抗反射層25'之材料為氮化矽，而第二電極222係呈交趾狀。

20 實施例4

請參見圖6，本實施例所提供之光電轉換裝置與實施例25所述結構大致相同，惟不同處在於，本實施例之第二電極

222為透明電極，其係覆蓋該第二半導體層212，且該抗反射層25'係設置於第二電極222上。

上述實施例僅係為了方便說明而舉例而已，本發明所主張之權利範圍自應以申請專利範圍所述為準，而非僅限
5 於上述實施例。

【圖式簡單說明】

圖1A係習知太陽能電池之示意圖。

圖1B係另一習知太陽能電池之示意圖。

10 圖2A至2E係本發明於矽晶圓上製作亞波長抗反射結構之抗反射層製作流程。

圖3A其本發明金屬奈米顆粒之掃描式電子顯微鏡影像。

圖3B其本發明亞波長抗反射結構之掃描式電子顯微鏡影像。

15 圖4係本發明實施例與比較例1至3之實驗樣品反射率比較圖。

圖5係本發明一較佳實施例之光電轉換裝置示意圖。

圖6係本發明另一較佳實施例之光電轉換裝置示意圖。

20 【主要元件符號說明】

11	P型半導體層	12	N型半導體層
13, 221	第一電極	14, 222	第二電極
15, 25'	抗反射層	151, 251	亞波長抗反射結構

20	矽晶圓	21	光電轉換元件
211	第一半導體層	212	第二半導體層
22	電極對	25	鈍化層
26	金屬膜	26'	金屬奈米顆粒
A	開口區		

七、申請專利範圍：

1. 一種抗反射表面之製法，包括：

形成一金屬膜於一鈍化層上；

熱處理該金屬膜，俾使該金屬膜自組裝成至少一金屬奈

5 奈米顆粒；

利用該至少一金屬奈米顆粒作為遮罩，移除該鈍化層之部份區域，俾使該鈍化層之表面形成至少一亞波長抗反射結構，其中該至少一亞波長抗反射結構之截面積係沿著該鈍化層之厚度方向增大；以及

10 移除該至少一金屬奈米顆粒。

2. 如申請專利範圍第1項所述之製法，其中，該鈍化層之材料為氮化矽或氧化矽。

3. 如申請專利範圍第1項所述之製法，其中，該金屬膜之材料為鎳、金、銀或鉭。

15 4. 如申請專利範圍第1項所述之製法，其中，該鈍化層之部份區域係藉由蝕刻法移除。

5. 如申請專利範圍第4項所述之製法，其中，該蝕刻法係為乾式蝕刻。

20 6. 如申請專利範圍第1項所述之製法，其中，該至少一金屬奈米顆粒係藉由濕式蝕刻法移除。

7. 如申請專利範圍第1項所述之製法，其中，該金屬膜之厚度為5 nm至20 nm。

8. 如申請專利範圍第1項所述之製法，其中，該至少一金屬奈米顆粒之直徑為70 nm至300 nm。

9. 如申請專利範圍第1項所述之製法，其中，該至少一亞波長抗反射結構之高度為150 nm至160 nm。

10. 如申請專利範圍第1項所述之製法，其中，該抗反射表面於400 nm至700 nm光波長區之反射率為10%以下，
5 而於582 nm至680 nm光波長區之反射率為1%以下。

11. 一種抗反射層，其係為一表面具有至少一亞波長抗反射結構之鈍化層，其中，該至少一亞波長抗反射結構之高度為150 nm至160 nm，且其截面積係沿著該鈍化層之厚度方向增大。

10 12. 如申請專利範圍第11項所述之抗反射層，其中，該鈍化層之材料為氮化矽或氧化矽。

13. 如申請專利範圍第11項所述之抗反射層，其於400 nm至700 nm光波長區之反射率為10%以下，而於582 nm至680 nm光波長區之反射率為1%以下。

15 14. 一種光電轉換裝置，包括：

一光電轉換元件，係包括一第一半導體層及一第二半導體層，其中該第一半導體層係與該第二半導體層相互連接且互為相異之電性；

20 一電極對，係包括一第一電極及一第二電極，其中該第一電極係與該第一半導體層連接，而該第二電極係與該第二半導體層連接；以及

一抗反射層，係設置於該第二電極上或該第二半導體層上，其中該抗反射層係為一表面具有至少一亞波長抗反射

結構之鈍化層，且該至少一亞波長抗反射結構之高度為150 nm至160 nm，而其截面積係沿著該鈍化層之厚度方向增大。

15. 如申請專利範圍第14項所述之光電轉換裝置，其中，該抗反射層之材料為氮化矽或氧化矽。

5 16. 如申請專利範圍第14項所述之光電轉換裝置，其中，該抗反射層於400 nm至700 nm光波長區之反射率為10%以下，而於582 nm至680 nm光波長區之反射率為1%以下。

10 17. 如申請專利範圍第14項所述之光電轉換裝置，其中，該第二電極具有一開口區，以顯露該第二半導體層，且該抗反射層係設置於該開口區中之該第二半導體層上。

18. 如申請專利範圍第17項所述之光電轉換裝置，其中，該第二電極呈交趾狀。

15 19. 如申請專利範圍第14項所述之光電轉換裝置，其中，該第二電極為透明電極，其係覆蓋該第二半導體層，且該抗反射層係設置於該第二電極上。

20. 如申請專利範圍第14項所述之光電轉換裝置，其中，該光電轉換裝置係為太陽能電池。

201123508




圖 1A




圖 1B

201123508

圖 2A




圖 2B




圖 2C




圖 2D





圖 2E



201123508




圖 3A




圖 3B

201123508




圖4

201123508




圖 5




圖 6

201123508

99年3月25日 補正

發明專利說明書

(本說明書格式、順序，請勿任意更動，※記號部分請勿填寫) (2006.01)

※ 申請案號：98144206

※申請日：98.12.22 ※IPC分類：H01L 3/26 (2006.01)

一、發明名稱：（中文/英文） Holic 3/42 (2008.01)

抗反射層、抗反射表面之製法、及其應用之光電轉換裝置

ANTIREFLECTION LAYER, METHOD FOR FABRICATING ANTIREFLECTION SURFACE, AND PHOTOVOLTAIC DEVICE APPLYING THE SAME

二、中文發明摘要：

本發明係有關於一種抗反射表面之製法，其包括：形成金屬膜於鈍化層上；熱處理該金屬膜，俾使金屬膜自組裝成金屬奈米顆粒；利用金屬奈米顆粒作為遮罩，移除鈍化層之部份區域，俾而形成亞波長抗反射結構，其中亞波長抗反射結構之截面積係沿著鈍化層之厚度方向增大；以及移除金屬奈米顆粒。此外，本發明更提供所製得之亞波長抗反射結構及其反射比。由於本發明所提供之亞波長抗反射結構具有較佳之抗反射效果，故可提高光電轉換裝置之光電轉換效率。此外，由於亞波長抗反射結構係製作於鈍化層上，故可降低半導體層因反應性離子蝕刻而受損之可能，進而改善光電轉換裝置之光電轉換效率。

三、英文發明摘要：

The present invention relates to a method for fabricating an antireflection surface. The method includes: forming a metal film on a passivation layer; performing thermal treatment to form self assembled metal nano particles; using the metal nano particles as a mask to remove the partial area of the passivation layer to form a sub-wavelength antireflection structure, in which the cross-sectional area of the sub-wavelength structure increases along the thickness direction of the passivation layer; and removing the metal nano particles. In addition, the present invention further provides the obtained sub-wavelength antireflection structure and its reflectance properties. Since, the sub-wavelength antireflection structure provided by the present invention has improved antireflection efficiency; it can enhance the cell conversion efficiency of the photo voltaic devices. Also since the sub-wavelength antireflection structure has been fabricated on the passivation layer, it will reduce the probability of damage created on the semiconductor layer due to reactive ion etching method and will in turn improve the cell conversion efficiency of the photo voltaic devices.

四、指定代表圖：

(一)本案指定代表圖為：圖（2E）。

(二)本代表圖之元件符號簡單說明：

20

矽晶圓

25

鈍化層

251

亞波長抗反射結構

五、本案若有化學式時，請揭示最能顯示發明特徵的化學式：

無

六、發明說明：

【發明所屬之技術領域】

本發明係關於一種抗反射層及其製法與應用，尤指一種適用於光電轉換裝置之抗反射層及其製法與應用。

【先前技術】

抗反射層可應用於多項產品領域，特別是近年來蓬勃發展的太陽能產業。太陽能電池是一種將光能轉換成電能之光電轉換裝置，其基本構造係運用P型及N型半導體接合而成，其係利用P-N二極體吸收光能量，以產生自由電子與電洞，其中，電子及電洞會受到因半導體P-N接面形成的內建電位影響而分離，而分別朝N型及P型半導體移動，進而產生電流，最後經由電極將電流引出，稱為光伏效應，即可形成供使用或儲存之電能。由於太陽能電池的啟動機制源自於入射光，故其被太陽電池吸收之光取量與太陽能電池之效率極為相關，據此，為有效提高太陽能電池之光取量，抗反射層之應用亦顯得特別重要。

請參見圖1A，其係為習知太陽能電池之基本結構。如圖1A所示，習知太陽能電池主要包括：P型半導體層11；N型半導體層12，係設置於P型半導體層11上；第一電極13，係連接於P型半導體層11；以及第二電極14，係連接於N型半導體層12。在此，設置於入光面之第二電極14具有一開口區A，據此，該第二電極14係呈交趾狀，用以增加入射光面積。此外，為增加光取量，第二電極14之開口區A中形成

有抗反射層15，以降低入射光之反射。傳統上，抗反射層主要係藉由鍍膜方式形成，其可為單層結構或多層結構，其中雖然多層抗反射層可有效降低表面光線反射率，但由於其生產成本較高，且有熱性質不匹配及熱擴散限制其應用之問題，因此太陽能電池普遍仍使用單層抗反射膜。

此外，另發展有亞波長抗反射結構之抗反射層，相較於鍍膜技術所形成之抗反射層，其具有寬光譜抗反射效果，且不受材料選擇限制，具有高度發展潛力。請參見圖1B，其係為習知亞波長抗反射結構之抗反射層應用於太陽能電池之示意圖。如圖1B所示，該太陽能電池之基本結構與圖1A大致相同，惟不同處在於，該太陽能電池所使用之抗反射層15表面具有次微米級突起結構(即亞波長抗反射結構151)，而目前主要係藉由昂貴且複雜的微影技術來製得亞波長抗反射結構。

【發明內容】

本發明之主要目的係在提供一種抗反射表面之製法，其係藉由簡單且低成本技術製作亞波長抗反射結構，以製得具有優異抗反射效果之抗反射層。

為達上述目的，本發明提供一種抗反射表面之製法，其包括：形成金屬膜於鈍化層上；熱處理該金屬膜，俾使金屬膜自組裝成至少一金屬奈米顆粒；利用該至少一金屬奈米顆粒作為遮罩，移除鈍化層之部份區域，俾使鈍化層之表面形成至少一亞波長抗反射結構，其中該至少一亞波

長抗反射結構之截面積係沿著鈍化層之厚度方向增大；以及移除該至少一金屬奈米顆粒。

據此，本發明係透過金屬加熱後自組裝特性來進行亞波長抗反射結構之製作，相較於習知微影製程，本發明具有較低成本及製程較為簡單之優點，且相較於習知鍍膜製程所製得之膜層狀抗反射層，本發明所製得之抗反射層具有較佳抗反射效果。此外，本發明係於鈍化層上形成亞波長抗反射結構，其不僅可展現優異之抗反射效果，且相較於矽材表面形成亞波長抗反射結構後再塗覆鈍化層之習知製程，本發明可避免塗覆鈍化層於亞波長抗反射結構上時塗覆不均之問題。再者，由於亞波長抗反射結構係製作於鈍化層上，故可降低半導體層因反應性離子蝕刻而受損之可能，進而改善光電轉換裝置之光電轉換效率。具體而言，本發明之鈍化層材料可為氮化矽或氧化矽。

於本發明之抗反射表面製法中，該金屬膜之材料較佳為鎳、金、銀或鉑。

於本發明之抗反射表面製法中，該鈍化層之部份區域可藉由蝕刻法移除，較佳係藉由乾式蝕刻。

於本發明之抗反射表面製法中，金屬奈米顆粒可藉由濕式蝕刻法移除。舉例而言，若金屬奈米顆粒之材料為鎳或銀，則可藉由硝酸蝕刻液移除；若金屬奈米顆粒之材料為金，則可藉由碘化鉀與碘所組成之蝕刻液移除；若金屬奈米顆粒之材料為鉑，則可藉由鹽酸與硝酸所組成之蝕刻液或鹽酸與氯水所組成之蝕刻液移除。

於本發明之抗反射表面製法中，亞波長抗反射結構之密度及直徑主要係與金屬奈米顆粒的密度及尺寸相關，而其高度則主要取決於鈍化層之移除時間。在此，金屬膜之厚度較佳為 5 nm 至 20 nm，金屬奈米顆粒之直徑較佳為 70 nm 至 300 nm，而亞波長抗反射結構之高度較佳為 150 nm 至 160 nm。

據此，本發明更提供一種抗反射層，其係為一表面具有至少一亞波長抗反射結構之鈍化層，其中，亞波長抗反射結構之高度為 150 nm 至 160 nm，且其截面積係沿著鈍化層之厚度方向增大。其中，該抗反射層於 400 nm 至 700 nm 光波長區之反射率可達 10% 以下，而於 582 nm 至 680 nm 光波長區之反射率可達 1% 以下。因此，本發明所提供之抗反射層具有優異之抗反射效果，故應用於光電轉換裝置中，可提高光取量，以製得高效率之光電轉換裝置(如，太陽能電池)。

藉此，本發明更提供一種光電轉換裝置，其包括：光電轉換元件，係包括第一半導體層及第二半導體層，其中第一半導體層係與第二半導體層相互連接且互為相異之電性；電極對，係包括第一電極及第二電極，其中第一電極係與第一半導體層連接，而第二電極係與第二半導體層連接；以及抗反射層，係設置於第二電極上或第二半導體層上，其中，抗反射層係為一表面具有至少一亞波長抗反射結構之鈍化層，且該至少一亞波長抗反射結構之高度為 150 nm 至 160 nm，而其截面積係沿著該鈍化層之厚度方向增大。

於本發明所提供之光電轉換裝置中，第二電極可具有一開口區，以顯露第二半導體層，且抗反射層可設置於開口區中之該第二半導體層上。在此，第二電極可設計為習知任何具有開口區之型態，如交趾狀、條狀或網狀等，而較佳為交趾狀。

於本發明所提供之光電轉換裝置中，第二電極可為透明電極，其可覆蓋第二半導體層，且抗反射層可設置於第二電極上。

於本發明所提供之光電轉換裝置中，第一半導體層可為P型半導體層，而第二半導體層可為N型半導體層；或者，第一半導體層為N型半導體層，而第二半導體層為P型半導體層。其中，P型半導體層之摻質可為第III族之元素，而N型半導體層之摻質可為第V族之元素。

於本發明所提供之光電轉換裝置中，第一電極之材料並無特殊限制，習知適合之電極材料皆可使用，較佳係使用高功率函數材料，以形成歐姆接觸，如鋁電極。

於本發明所提供之光電轉換裝置中，第二電極之材料並無特殊限制，習知適合之電極材料皆可使用，較佳係使用低功率函數材料，以形成歐姆接觸，並可有效導出有效電荷載子，如銀電極，俾以有效提高光電轉換效率。

【實施方式】

以下係藉由特定的具體實施例說明本發明之實施方式，熟習此技藝之人士可由本說明書所揭示之內容輕易地

了解本發明之其他優點與功效。本發明亦可藉由其他不同的具體實施例加以施行或應用，本說明書中的各項細節亦可基於不同觀點與應用，在不悖離本發明之精神下進行各種修飾與變更。

實施例 1

請參見圖 2A 至 2E，其係為矽晶圓上製作亞波長抗反射結構之抗反射層製作流程。

如圖 2A 所示，首先將(100)矽晶圓 20 用稀釋氫氟酸清洗，以去除表面的原生氧化層；接著，藉由電漿輔助化學氣相沉積法(PECVD)，於矽晶圓 20 表面沉積 200 ± 5 nm 厚的鈍化層 25。於本實施例中，該鈍化層 25 為氮化矽層。

隨後，如圖 2B 所示，藉由電子束蒸鍍系統(E-beam evaporating system)，於鈍化層 25 表面鍍上厚 15 ± 0.5 nm 的金屬膜 26。於本實施例中，該金屬膜 26 之材料為鎳。

如圖 2C 所示，通入流量 3 sccm 的氬氣與氮氣，並藉由快速升溫退火方式(加熱 850°C 、60秒)，使金屬膜 26 因表面張力而自組裝成金屬奈米顆粒 26'，以作為蝕刻鈍化層 25 之遮罩。請參見圖 3A，其係為金屬膜熱處理後所形成之金屬奈米顆粒影像，其顯示金屬奈米顆粒直徑大小分佈約為 70 nm 至 130 nm。

接著，如圖 2D 所示，藉由感應耦合式電漿(ICP)，進行 120 秒之鈍化層 25 蝕刻製程，以製作出亞波長抗反射結構 251，其中，本實施例所使用之蝕刻氣體為 CF_4 和 O_2 ，其流量分別為 60 sccm 和 6 sccm，偏壓瓦數為 200 瓦。

最後，如圖2E所示，於室溫下，浸泡純硝酸5分鐘，以去除表面殘餘之金屬奈米顆粒，進而於矽晶圓20上完成高度約為150至160 nm之鈍化層亞波長抗反射結構，其結果如圖3B所示。

實施例2

本實施例之製作流程與實施例1所述大致相同，惟不同處在於，本實施例金屬膜之材料為金，且該金屬膜之熱處理條件亦為加熱850°C達60秒，而最後則使用碘化鉀與碘所組成之蝕刻液移除金屬奈米顆粒。

比較例1至3

取無處理之空白矽晶圓作為比較例1之實驗樣品，另外，利用鍍膜技術，於矽晶圓上形成氮化矽之單層抗反射層(比較例2，氮化矽層厚度為69.1 nm)，及於矽晶圓上依序形成氮化矽/氟化鎂，以製得雙層抗反射層(比較例3，氮化矽/氟化鎂層厚度為69.1 nm/56.0 nm)。

實驗例

將實施例1與比較例1至3所製得之實驗樣品進行反射率之比較，其結果請參見圖4。如圖4所示，無處理之空白矽晶圓(比較例1)對於可見光和近紅外線之波長都具有相當高的反射率(> 35%)；氮化矽單層抗反射層(比較例2)在700 nm 之長波長具有較低的反射率(< 20%)，但在400 nm之短波長反射率升高(> 35%)；氮化矽/氟化鎂雙層抗反射層(比

較例2)在700 nm之長波長區具有< 10%的低反射率，但在400 nm之短波長區反射率升高(> 20%)；而氮化矽次波長結構(實施例1)在400~700 nm之波長表現出< 10%的反射率，且將580 nm~680nm之波長反射率減少至1%以下。

由此可知，本發明所提供之抗反射層具有優異之抗反射效果，故應用於光電轉換裝置中，可提高光取量，以製得高效率之光電轉換裝置。據此，請參見圖5及圖6，其係為本發明抗反射層應用於光電轉換裝置之示意圖。

實施例3

請參見圖5，本實施例所提供之光電轉換裝置包括：光電轉換元件21，係包括第一半導體層211及第二半導體層212，其中第一半導體層211係與第二半導體層212相互連接且互為相異之電性；電極對22，係包括第一電極221及第二電極222，其中第一電極221係與第一半導體層211連接，而第二電極222係與第二半導體層212連接，且第二電極222具有一開口區A，以顯露第二半導體層212；以及抗反射層25'，係設置於開口區A中之第二半導體層212上，其中抗反射層25'係為表面具有亞波長抗反射結構251之鈍化層25，且亞波長抗反射結構251之高度為150 nm至160 nm，而其截面積係沿著鈍化層25之厚度方向增大。於本實施例中，該抗反射層25'之材料為氮化矽，而第二電極222係呈交趾狀。

實施例4

請參見圖6，本實施例所提供之光電轉換裝置與實施例3所述結構大致相同，惟不同處在於，本實施例之第二電極

222為透明電極，其係覆蓋該第二半導體層212，且該抗反射層25'係設置於第二電極222上。

上述實施例僅係為了方便說明而舉例而已，本發明所主張之權利範圍自應以申請專利範圍所述為準，而非僅限於上述實施例。

【圖式簡單說明】

圖1A係習知太陽能電池之示意圖。

圖1B係另一習知太陽能電池之示意圖。

圖2A至2E係本發明於矽晶圓上製作亞波長抗反射結構之抗反射層製作流程。

圖3A其本發明金屬奈米顆粒之掃描式電子顯微鏡影像。

圖3B其本發明亞波長抗反射結構之掃描式電子顯微鏡影像。

圖4係本發明實施例與比較例1至3之實驗樣品反射率比較圖。

圖5係本發明一較佳實施例之光電轉換裝置示意圖。

圖6係本發明另一較佳實施例之光電轉換裝置示意圖。

【主要元件符號說明】

11	P型半導體層	12	N型半導體層
13, 221	第一電極	14, 222	第二電極
15, 25'	抗反射層	151, 251	亞波長抗反射結構

20	矽晶圓	21	光電轉換元件
211	第一半導體層	212	第二半導體層
22	電極對	25	鈍化層
26	金屬膜	26'	金屬奈米顆粒
A	開口區		

七、申請專利範圍：

1. 一種抗反射表面之製法，包括：

形成一金屬膜於一鈍化層上；

熱處理該金屬膜，俾使該金屬膜自組裝成至少一金屬奈米顆粒；

利用該至少一金屬奈米顆粒作為遮罩，移除該鈍化層之部份區域，俾使該鈍化層之表面形成至少一亞波長抗反射結構，其中該至少一亞波長抗反射結構之截面積係沿著該鈍化層之厚度方向增大；以及

移除該至少一金屬奈米顆粒。

2. 如申請專利範圍第1項所述之製法，其中，該鈍化層之材料為氯化矽或氧化矽。

3. 如申請專利範圍第1項所述之製法，其中，該金屬膜之材料為鎳、金、銀或鉑。

4. 如申請專利範圍第1項所述之製法，其中，該鈍化層之部份區域係藉由蝕刻法移除。

5. 如申請專利範圍第4項所述之製法，其中，該蝕刻法係為乾式蝕刻。

6. 如申請專利範圍第1項所述之製法，其中，該至少一金屬奈米顆粒係藉由濕式蝕刻法移除。

7. 如申請專利範圍第1項所述之製法，其中，該金屬膜之厚度為5 nm至20 nm。

8. 如申請專利範圍第1項所述之製法，其中，該至少一金屬奈米顆粒之直徑為70 nm至300 nm。

9. 如申請專利範圍第1項所述之製法，其中，該至少一亞波長抗反射結構之高度為150 nm至160 nm。

10. 如申請專利範圍第1項所述之製法，其中，該抗反射表面於400 nm至700 nm光波長區之反射率為10%以下，而於582 nm至680 nm光波長區之反射率為1%以下。

11. 一種抗反射層，其係為一表面具有至少一亞波長抗反射結構之鈍化層，其中，該至少一亞波長抗反射結構之高度為150 nm至160 nm，且其截面積係沿著該鈍化層之厚度方向增大。

12. 如申請專利範圍第11項所述之抗反射層，其中，該鈍化層之材料為氮化矽或氧化矽。

13. 如申請專利範圍第11項所述之抗反射層，其於400 nm至700 nm光波長區之反射率為10%以下，而於582 nm至680 nm光波長區之反射率為1%以下。

14. 一種光電轉換裝置，包括：

一光電轉換元件，係包括一第一半導體層及一第二半導體層，其中該第一半導體層係與該第二半導體層相互連接且互為相異之電性；

一電極對，係包括一第一電極及一第二電極，其中該第一電極係與該第一半導體層連接，而該第二電極係與該第二半導體層連接；以及

一抗反射層，係設置於該第二電極上或該第二半導體層上，其中該抗反射層係為一表面具有至少一亞波長抗反射

結構之鈍化層，且該至少一亞波長抗反射結構之高度為150 nm至160 nm，而其截面積係沿著該鈍化層之厚度方向增大。

15. 如申請專利範圍第14項所述之光電轉換裝置，其中，該抗反射層之材料為氮化矽或氧化矽。

16. 如申請專利範圍第14項所述之光電轉換裝置，其中，該抗反射層於400 nm至700 nm光波長區之反射率為10%以下，而於582 nm至680 nm光波長區之反射率為1%以下。

17. 如申請專利範圍第14項所述之光電轉換裝置，其中，該第二電極具有一開口區，以顯露該第二半導體層，且該抗反射層係設置於該開口區中之該第二半導體層上。

18. 如申請專利範圍第17項所述之光電轉換裝置，其中，該第二電極呈交趾狀。

19. 如申請專利範圍第14項所述之光電轉換裝置，其中，該第二電極為透明電極，其係覆蓋該第二半導體層，且該抗反射層係設置於該第二電極上。

20. 如申請專利範圍第14項所述之光電轉換裝置，其中，該光電轉換裝置係為太陽能電池。

201123508




圖 1A




圖 1B

201123508

圖 2A




圖 2B




圖 2C




圖 2D





圖 2E



201123508




圖 3A




圖 3B

201123508




圖 4

201123508




圖 5




圖 6