



(19)中華民國智慧財產局

(12)發明說明書公告本 (11)證書號數：TW I434405 B

(45)公告日：中華民國 103 (2014) 年 04 月 11 日

(21)申請案號：100119755

(22)申請日：中華民國 100 (2011) 年 06 月 07 日

(51)Int. Cl. : H01L27/15 (2006.01) H01L21/77 (2006.01)

(71)申請人：國立交通大學(中華民國) NATIONAL CHIAO TUNG UNIVERSITY (TW)
新竹市大學路 1001 號

(72)發明人：陳冠能 CHEN, KUAN NENG (TW)；柯正達 KO, CHENG TA (TW)；駱韋仲 LO, WEI CHUNG (TW)

(74)代理人：林火泉

(56)參考文獻：

KR 10-2011-0046122A

C. T. Ko et al, "Wafer-to-Wafer hybrid bonding technology for 3D IC", ESTC, Page 1-5, 2010

審查人員：王世賢

申請專利範圍項數：19 項 圖式數：14 共 0 頁

(54)名稱


具有積體電路與發光二極體之異質整合結構及其製作方法

HETEROGENEOUS INTEGRATION STRUCTURE HAVING INTEGRATION CIRCUIT (IC) AND LIGHT-EMITTING-DIODE (LED) AND METHOD FOR FABRICATING THE SAME

(57)摘要

本發明係揭露一種具有積體電路與發光二極體之異質整合結構及其製作方法，首先，提供一積體電路與一發光二極體，積體電路之表面設有至少一第一導電塊與至少一第一接合塊，以與第一導電塊電性連接，發光二極體具有相異兩側之一第一、第二面，第一面設有至少一第二導電塊與至少一第二接合塊，以與第二導電塊電性連接。接著，積體電路將第一導電塊與第一接合塊分別與第二導電塊與第二接合塊對應接合，以與發光二極體相結合，並使第一、第二導電塊電性連接，便完成製作。本發明不但能散熱，更有電訊上的連接，以達到高密度、多功能之應用。

A heterogeneous integration structure having integration circuit (IC) and light-emitting-diode (LED) and method for fabricating the same is disclosed. Firstly, an integration circuit and a light-emitting-diode are provided, wherein at least one first conductive block and at least one first adhesive block are disposed on a surface of the integration circuit so that the integration circuit is coupled to the first conductive block. The LED has first and second surfaces, wherein at least one second conductive block and at least one second adhesive block are disposed on the first surface, so that the LED is coupled to the second conductive block. Then, the first conductive block and the first adhesive block are respectively connected to the second conductive block and the second adhesive block, whereby the IC is combined with the LED and the first conductive block is coupled to the second conductive block. The present invention not only dissipates hot but also has electrical connection, and the heterogeneous integration structure can meet the high density and multi-functional application.



- 18 . . . 積體電路
- 20 . . . 接合結構
- 22 . . . 導電結構
- 24 . . . 發光二極體
- 26 . . . 第一接合塊
- 28 . . . 第二接合塊
- 30 . . . 第二導電塊
- 32 . . . 高溫接合金屬塊
- 34 . . . 低溫接合金屬塊

第 2 圖

公告

發明專利說明書

(本說明書格式、順序，請勿任意更動，※記號部分請勿填寫)

※申請案號：101 119155

H01L21/15 2006.01

※申請日：

※IPC分類：

H01L 21/15 2006.01

一、發明名稱：(中文/英文)

具有積體電路與發光二極體之異質整合結構及其製作方法 /

heterogeneous integration structure having integration circuit (IC) and

light-emitting-diode (LED) and method for fabricating the same

二、中文發明摘要：

本發明係揭露一種具有積體電路與發光二極體之異質整合結構及其製作方法，首先，提供一積體電路與一發光二極體，積體電路之表面設有至少一第一導電塊與至少一第一接合塊，以與第一導電塊電性連接，發光二極體具有相異兩側之一第一、第二面，第一面設有至少一第二導電塊與至少一第二接合塊，以與第二導電塊電性連接。接著，積體電路將第一導電塊與第一接合塊分別與第二導電塊與第二接合塊對應接合，以與發光二極體相結合，並使第一、第二導電塊電性連接，便完成製作。本發明不但能散熱，更有電訊上的連接，以達到高密度、多功能之應用。

三、英文發明摘要：

A heterogeneous integration structure having integration circuit (IC) and light-emitting-diode (LED) and method for fabricating the same is disclosed. Firstly, an integration circuit and a light-emitting-diode are provided, wherein at least one first conductive block and at least one first adhesive block are disposed on a surface of the integration circuit so that the integration circuit is coupled to the first conductive block. The LED has first and second surfaces, wherein at

least one second conductive block and at least one second adhesive block are disposed on the first surface, so that the LED is coupled to the second conductive block. Then, the first conductive block and the first adhesive block are respectively connected to the second conductive block and the second adhesive block, whereby the IC is combined with the LED and the first conductive block is coupled to the second conductive block. The present invention not only dissipates hot but also has electrical connection, and the heterogeneous integration structure can meet the high density and multi-functional application.

四、指定代表圖：

(一)本案指定代表圖為：第（2）圖。

(二)本代表圖之元件符號簡單說明：

18	積體電路	20	接合結構
22	導電結構	24	發光二極體
26	第一接合塊	28	第二接合塊
30	第二導電塊	32	高溫接合金屬塊
34	低溫接合金屬塊		

五、本案若有化學式時，請揭示最能顯示發明特徵的化學式：

六、發明說明：

【發明所屬之技術領域】

本發明係有關一種異質整合技術，特別是關於一種具有積體電路與發光二極體之異質整合結構及其製作方法。

【先前技術】

發光二極體(Light Emitting Diode,LED)是一種冷光發光元件，其係利用半導體材料中電子電洞結合所釋放出的能量，以光的形式釋出。依據使用材料的不同，其可發出不同波長的單色光。主要可區分為可見光發光二極體與不可見光(紅外線)發光二極體兩種，由於發光二極體相較於傳統燈泡發光的形式，具有省電、耐震及閃爍速度快等優點，因此成為日常生活中不可或缺的重要元件。

先前技術之製作具散熱效果之發光二極體之各步驟結構剖視圖，如第1(a)圖至第1(c)圖所示，如第1(a)圖所示，首先於藍寶石基板10上沈積製作發光二極體12，接著如第1(b)圖所示，再利用金屬接著(metal adhesive)層14與高熱傳導之矽基板16進行接合，最後如第1(c)圖所示，再將藍寶石基板10進行移除。在此發光二極體12與矽基板16之接合，主要在於利用高熱傳導之矽基板16幫助散熱，發光二極體12與矽基板16間並無任何電性連接功效，而接合方式上乃利用整層的金屬接著層14進行接合，以助於發光二極體12產生的熱可向下傳導至矽基板16順利散熱。雖然以往的技術有利用矽基板16來散熱，但發光二極體12之製作主要仍為高溫製程，對於高熱預算(thermal budget)與熱應力的產生，亦無法免除。此外，此種發光二極體並未與功能性積體電路整合。

因此，本發明係在針對上述之困擾，提出一種具有積體電路與發光二極體之異質整合結構及其製作方法，以解決習知所產生的問題。

【發明內容】

本發明之主要目的，在於提供一種具有積體電路與發光二極體之異質整合結構及其製作方法，其係利用金屬與接合塊之混合型接合(hybrid bonding)方式將積體電路與發光二極體做堆疊連接，使積體電路與發光二極體之間除了有散熱功能外，更有電訊上之連接功用，以達到高密度、多機能之異質整合技術開發與應用。

為達上述目的，本發明提供一種具有積體電路與發光二極體之異質整合結構，包含一積體電路，其表面設有至少一接合結構與至少一導電結構，以與導電結構電性連接。另有一發光二極體，其具相異兩側之一第一面及第二面，發光二極體之第一面位於接合結構與導電結構上，以與積體電路相結合，且使發光二極體電性連接導電結構。此外，更可於發光二極體中設有一導電通孔，以與導電結構電性連接，且上述之第二面亦設有一導電塊，以與導電通孔電性連接，進而利於在發光二極體上堆疊其餘應用結構。

本發明亦提供一種具有積體電路與發光二極體之異質整合結構之製作方法，首先，提供一積體電路與一發光二極體，積體電路之表面設有至少一第一導電塊與至少一第一接合塊，以與第一導電塊電性連接，發光二極體具有相異兩側之一第一、第二面，第一面設有至少一第二導電塊與至少一第二接合塊，以與第二導電塊電性連接。接著，積體電路將第一導電塊與第一接合塊分別與第二導電塊與第二接合塊對應接合，以與發光二極體相結合，並使第一、第二導電塊電性連接。更者，發光二極體中更設有與

導電結構連接之一導電通孔，且第二面設有一導電塊，與導電通孔電性連接。當積體電路與發光二極體結合時，便形成一易於發光二極體上堆疊之異質整合結構。

茲為使 貴審查委員對本發明之結構特徵及所達成之功效更有進一步之瞭解與認識，謹佐以較佳之實施例圖及配合詳細之說明，說明如後：

【實施方式】

以下先介紹本發明之第一實施例，請參閱第 2 圖。本發明包含一積體電路 18，其表面設有至少一接合結構 20 與至少一導電結構 22，並使積體電路 18 與導電結構 22 電性連接。另有一發光二極體 24，其具相異兩側之一第一面及第二面，發光二極體 24 之第一面位於接合結構 20 與導電結構 22 上，以與積體電路 18 相結合，且使發光二極體 24 電性連接導電結構 22。在上述結構中，積體電路 18 具多功能，例如可提供發光二極體 24 電源，或作為邏輯控制處理器、記憶體、互補式金氧半(CMOS)影像感測器、射頻積體電路等功能。相對於先前技術，本發明將矽基板以積體電路 18 來取代，因此在本發明中，積體電路 18 與發光二極體 24 之間除了散熱外，更有電訊上之連接，以達到高密度及多功能之異質整合技術開發與應用。

在接合結構 20 中，更包含一第一、第二接合塊 26、28，其材質可選用如適用於攝氏 250 度以下之環氧樹脂基光阻(SU-8)之高分子材料，第一接合塊係設於積體電路 18 之表面上，第二接合塊 28 則設於發光二極體 24 之第一面上，並與第一接合塊 26 相接合。導電結構 22 更包含材質為金屬之一第一導電塊與一第二導電塊 30，第一導電塊係設於積體電路 18 之表面上，以與積體電路 18 電性連接，第二導電塊 30 係設於發光二極體 24 之第一面

上，以與發光二極體 24 電性連接，且第二導電塊 30 與第一導電塊相接合，並電性連接之。第一導電塊包含二結構，其一為高溫接合金屬塊 32，其係設於積體電路 18 之表面上，以與積體電路 18 電性連接，另一為低溫接合金屬塊 34，其係接合高溫接合金屬塊 32 與第二導電塊 30，以電性連接之。其中低溫接合金屬塊 34 之材質可選用如適用於攝氏 250 度以下之錫(Sn)或銦(In)等之金屬材料。換言之，積體電路 18 與發光二極體 24 之連接係採用金屬及高分子材料混合型接合(hybrid bonding)方式，其中金屬部份提供電訊連接，高分子部份則提供結構補強，其技術特點為金屬及高分子皆為接合材料，藉此，同時達到積體電路 18 與發光二極體 24 之電性連接及微間距高分子填充的效果，進而增加積體電路 18 與發光二極體 24 之接合強度及堆疊元件使用上的可靠性。

以下介紹第一實施例之製作方法，請參閱第 3(a)圖至第 3(d)圖。首先，如第 3(a)圖所示，先形成高溫接合金屬塊 32 於積體電路 18 之表面上，使高溫接合金屬塊 32 與積體電路 18 電性連接，再形成低溫接合金屬塊 34 於高溫接合金屬塊 32 上，以與高溫接合金屬塊 32 電性連接，此高溫接合金屬塊 32 與低溫接合金屬塊 34 便可構成第一導電塊 36。同時，形成第二導電塊 30 於發光二極體 24 之第一面上，以與發光二極體 24 電性連接，其中，形成高溫接合金屬塊 32、低溫接合金屬塊 34 與第二導電塊 30 係以光微影、電鍍及蝕刻製程進行。接著，如第 3(b)圖所示，分別形成第一、第二接合塊 26、28 於積體電路 18 之表面與發光二極體 24 之第一面，且形成方式係以光微影製程進行之。再來，如第 3(c)圖所示，由於發光二極體 24 較適合低溫製程，且接合及導電材料亦允許低溫製程，因此可對第一、第二接合

塊 26、28 與第一、第二導電塊 30、36 施以攝氏 250~25 度之低溫，使積體電路 18 將第一導電塊 36 之低溫接合金屬塊 34 與第一接合塊 26 分別與第二導電塊 30 與第二接合塊 28 對應接合，以與發光二極體 24 相結合，並使低溫接合金屬塊 34、第二導電塊 30 電性連接，完成低溫接合之異質整合結構 38。最後，如第 3(d)圖所示，更可執行一切割步驟，其係對積體電路 18 及發光二極體 24 構成之異質整合結構 38 進行切割，如利用第 3(c)圖中的虛線，以成為複數異質整合單元 40。

在上述流程中，第 3(d)圖之步驟可以省略。此外，在第 3(a)圖之步驟中，其中形成高溫接合金屬塊 32 與低溫接合金屬塊 34 於積體電路 18 上之步驟，更可用直接形成包含高溫接合金屬塊 32 與低溫接合金屬塊 34 之第一導電塊 36 於積體電路 18 之表面上之步驟來取代，其中必須使高溫接合金屬塊 32 位於低溫接合金屬塊 34 與積體電路 18 之間。還有，在第 3(a)圖至第 3(c)圖之流程中，第 3(a)圖與第 3(b)圖之步驟，可以用單一步驟取代之，即直接提供積體電路 18 與發光二極體 24，且積體電路 18 之表面設有至少一第一導電塊 36 與至少一第一接合塊 26，以與第一導電塊 36 電性連接，發光二極體 24 具有相異兩側之第一、第二面，第一面設有至少一第二導電塊 30 與至少一第二接合塊 28，以與第二導電塊 30 電性連接，其表示圖示與第 3(b)圖相同。接著，再進行第 3(c)圖之步驟。

以下介紹本發明之第二實施例，請參閱第 4 圖。第二實施例與第一實施例差別僅在於，第二實施例之發光二極體 24 更設有至少一導電通孔 42，其係與導電結構 22 之第二導電塊 30 電性連接，且發光二極體 24 之第二面更設有材質為金屬之至少一第三導電塊 44，其係與導電通孔 42 電性連接。

以下介紹第二實施例之製作方法，請參閱第 5(a)圖至第 5(e)圖。首先，如第 5(a)圖所示，先形成高溫接合金屬塊 32 於積體電路 18 之表面上，使高溫接合金屬塊 32 與積體電路 18 電性連接，再形成低溫接合金屬塊 34 於高溫接合金屬塊 32 上，以與高溫接合金屬塊 32 電性連接，此高溫接合金屬塊 32 與低溫接合金屬塊 34 便可構成第一導電塊 36。同時，形成第二導電塊 30 於發光二極體 24 之第一面上，以與發光二極體 24 電性連接，其中，形成高溫接合金屬塊 32、低溫接合金屬塊 34 與第二導電塊 30 係以光微影、電鍍及蝕刻製程進行。接著，如第 5(b)圖所示，先形成導電通孔 42 於發光二極體 24 中，以與第二導電塊 30 電性連接。接續之，以光微影、電鍍及蝕刻製程，形成第三導電塊 44 於發光二極體 24 之第二面，並與導電通孔 42 電性連接，以利於發光二極體 24 安裝或堆疊其他元件。再來，如第 5(c)圖所示，分別形成第一、第二接合塊 26、28 於積體電路 18 之表面與發光二極體 24 之第一面，且形成方式係以光微影製程進行之。接著，如第 5(d)圖所示，與第一實施例的方式類似，對第一、第二接合塊 26、28 與第一、第二導電塊 36、30 施以攝氏 250~25 度之低溫，使積體電路 18 將第一導電塊 36 之低溫接合金屬塊 34 與第一接合塊 26 分別與第二導電塊 30 與第二接合塊 28 對應接合，以與發光二極體 24 相結合，並使低溫接合金屬塊 34、第二導電塊 30 電性連接，完成低溫接合之異質整合結構 46。最後，如第 5(e)圖所示，更可執行一切割步驟，其係對積體電路 18 及發光二極體 24 構成之異質整合結構 46 進行切割，如利用第 5(d)圖中的虛線，以成為複數異質整合單元 48。

在上述流程中，第 5(e)圖之步驟可以省略。此外，在第 5(a)圖之步驟中，

其中形成高溫接合金屬塊 32 與低溫接合金屬塊 34 於積體電路 18 上之步驟，更可用直接形成包含高溫接合金屬塊 32 與低溫接合金屬塊 34 之第一導電塊 36 於積體電路 18 之表面上之步驟來取代，其中必須使高溫接合金屬塊 32 位於低溫接合金屬塊 34 與積體電路 18 之間。還有，在第 5(a)圖至第 5(d)圖之流程中，第 5(a)圖至第 5(c)圖之步驟，可以用單一步驟取代之，即直接提供積體電路 18 與發光二極體 24，且積體電路 18 之表面設有至少一第一導電塊 36 與至少一第一接合塊 26，以與第一導電塊 36 電性連接，發光二極體 24 具有相異兩側之第一、第二面，第一面設有至少一第二導電塊 30 與至少一第二接合塊 28，以與第二導電塊 30 電性連接，發光二極體 24 更設有至少一導電通孔 42，其係與第二導電塊 30 電性連接，且發光二極體 24 之第二面更設有至少一第三導電塊 44，其係與導電通孔 42 電性連接，其表示圖示與第 5(c)圖相同。接著，再進行第 5(d)圖之步驟。

綜上所述，本發明不但具有散熱功能，更有電訊上之連接功用，可應用於高密度、多功能之異質整合技術。

以上所述者，僅為本發明一較佳實施例而已，並非用來限定本發明實施之範圍，故舉凡依本發明申請專利範圍所述之形狀、構造、特徵及精神所為之均等變化與修飾，均應包括於本發明之申請專利範圍內。

【圖式簡單說明】

第 1(a)圖至第 1(c)圖為先前技術之製作具散熱效果之發光二極體之各步驟結構剖視圖。

第 2 圖為本發明之第一實施例之結構剖視圖。

第 3(a)圖至第 3(c)圖為本發明之製作第一實施例之各步驟結構剖視圖。

第 3(d)圖為本發明之第一實施例進行切割步驟示意圖。

第 4 圖為本發明之第二實施例之結構剖視圖。

第 5(a)圖至第 5(d)圖為本發明之製作第二實施例之各步驟結構剖視圖。

第 5(e)圖為本發明之第二實施例進行切割步驟示意圖。

【主要元件符號說明】

10	藍寶石基板	12	發光二極體
14	金屬接著層	16	矽基板
18	積體電路	20	接合結構
22	導電結構	24	發光二極體
26	第一接合塊	28	第二接合塊
30	第二導電塊	32	高溫接合金屬塊
34	低溫接合金屬塊	36	第一導電塊
38	異質整合結構	40	異質整合單元
42	導電通孔	44	第三導電塊
46	異質整合結構	48	異質整合單元

七、申請專利範圍：

1. 一種具有積體電路與發光二極體之異質整合結構，包括：

一積體電路；

至少一接合結構，其係設於該積體電路之表面；

至少一導電結構，其係設於該表面，並與該積體電路電性連接；以及

一發光二極體，其具相異兩側之一第一面及第二面，該發光二極體之該

第一面位於該接合結構與該導電結構上，以與該積體電路相結合，且

使該發光二極體電性連接該導電結構，該發光二極體更設有至少一導

電通孔，其係與該導電結構電性連接，且該第二面更設有至少一第三

導電塊，其係與該導電通孔電性連接。

2. 如請求項 1 所述之具有積體電路與發光二極體之異質整合結構，其中該

接合結構更包含：

一第一接合塊，其係設於該表面上；以及

一第二接合塊，其係設於該第一面上，並與該第一接合塊相接合。

3. 如請求項 2 所述之具有積體電路與發光二極體之異質整合結構，其中該

第一、第二接合塊之材質為環氧樹脂基光阻(SU-8)。

4. 如請求項 1 所述之具有積體電路與發光二極體之異質整合結構，其中該

導電結構更包含：

一第一導電塊，其係設於該表面上，以與該積體電路電性連接；以及

一第二導電塊，其係設於該第一面上，以與該發光二極體電性連接，且

該第二導電塊與該第一導電塊相接合，並電性連接之。

5. 如請求項 4 所述之具有積體電路與發光二極體之異質整合結構，其中該

第一、第二導電塊為金屬材質。

6. 如請求項 4 所述之具有積體電路與發光二極體之異質整合結構，其中該第一導電塊更包含：

一高溫接合金屬塊，其係設於該表面上，以與該積體電路電性連接；以及

一低溫接合金屬塊，其係接合該高溫接合金屬塊與該第二導電塊，以電性連接之。

7. 如請求項 6 所述之具有積體電路與發光二極體之異質整合結構，其中該低溫接合金屬塊之材質為錫(Sn)或銦(In)。

8. 如請求項 1 所述之具有積體電路與發光二極體之異質整合結構，其中該第三導電塊為金屬材質。

9. 一種具有積體電路與發光二極體之異質整合結構之製作方法，包括下列步驟：

提供一積體電路與一發光二極體，該積體電路之表面設有至少一第一導電塊與至少一第一接合塊，以與該第一導電塊電性連接，該發光二極體具有相異兩側之一第一、第二面，該第一面設有至少一第二導電塊與至少一第二接合塊，以與該第二導電塊電性連接；以及該積體電路將該第一導電塊與該第一接合塊分別與該第二導電塊與該第二接合塊對應接合，以與該發光二極體相結合，並使該第一、第二導電塊電性連接。

10.如請求項 9 所述之具有積體電路與發光二極體之異質整合結構之製作方法，其中提供設有該第一導電塊與該第一接合塊之該積體電路之步驟更

包含下列步驟：

形成該第一導電塊於該表面，以與該積體電路電性連接；以及

形成該第一接合塊於該表面。

11.如請求項 10 所述之具有積體電路與發光二極體之異質整合結構之製作方法，其中形成該第一導電塊係以光微影、電鍍及蝕刻製程進行，形成該第一接合塊係以光微影製程進行。

12.如請求項 10 所述之具有積體電路與發光二極體之異質整合結構之製作方法，其中形成該第一導電塊於該表面上之步驟更包含下列步驟：

形成一高溫接合金屬塊於該表面上，以與該積體電路電性連接；以及

形成一低溫接合金屬塊於該高溫接合金屬塊上，以與該高溫接合金屬塊電性連接。

13.如請求項 9 所述之具有積體電路與發光二極體之異質整合結構之製作方法，其中提供設有該第二導電塊與該第二接合塊之該發光二極體之步驟更包含下列步驟：

形成該第二導電塊於該第一面，以與該發光二極體電性連接；以及

形成該第二接合塊於該第一面。

14.如請求項 13 所述之具有積體電路與發光二極體之異質整合結構之製作方法，其中形成該第二導電塊係以光微影、電鍍及蝕刻製程進行，形成該第二接合塊係以光微影製程進行。

15.如請求項 9 所述之具有積體電路與發光二極體之異質整合結構之製作方法，其中該積體電路與該發光二極體相結合之步驟中，係對該第一、第二接合塊與該第一、第二導電塊施以攝氏 250~25 度，以進行低溫接合。

16.如請求項 9 所述之具有積體電路與發光二極體之異質整合結構之製作方法，其中提供設有該第二導電塊與該第二接合塊之該發光二極體之步驟中，該發光二極體更設有至少一導電通孔，其係與該第二導電塊電性連接，且該第二面更設有至少一第三導電塊，其係與該導電通孔電性連接。

17.如請求項 16 所述之具有積體電路與發光二極體之異質整合結構之製作方法，其中提供設有該第二導電塊、該第二接合塊、該導電通孔與該第三導電塊之該發光二極體之步驟中，更包含下列步驟：

形成該第二導電塊於該第一面，以與該發光二極體電性連接；

形成該導電通孔於該發光二極體中，以與該第二導電塊電性連接；


形成該第三導電塊於該第二面，並與該導電通孔電性連接；以及

於該第一面形成該第二接合塊。


18.如請求項 17 所述之具有積體電路與發光二極體之異質整合結構之製作方法，其中形成該第二、第三導電塊係以光微影、電鍍及蝕刻製程進行，形成該第二接合塊係以光微影製程進行。

19.如請求項 9 所述之具有積體電路與發光二極體之異質整合結構之製作方法，更包含一切割步驟，其係對該積體電路及發光二極體進行切割，以成為複數異質整合單元。


八、圖式：



第 1(a) 圖




第 1(b) 圖




第 1(c) 圖


I434405




第 2 圖



第 3(a) 圖




第 3(b) 圖




第 3(c) 圖

I434405




第 3(d) 圖


I434405




第 4 圖




第 5(a) 圖





第 5(b) 圖



第 5(c) 圖



第 5(d) 圖



第 5(e) 圖