



(19)中華民國智慧財產局

(12)發明說明書公告本 (11)證書號數：TW I425236 B

(45)公告日：中華民國 103 (2014) 年 02 月 01 日

(21)申請案號：101116911

(22)申請日：中華民國 101 (2012) 年 05 月 11 日

(51)Int. Cl. : G01R31/3173(2006.01)

G11C16/02 (2006.01)

(71)申請人：國立交通大學（中華民國）NATIONAL CHIAO TUNG UNIVERSITY (TW)
新竹市大學路 1001 號

(72)發明人：莊景德 CHUANG, CHING TE (TW)；周世傑 JOU, SHYH JYE (TW)；林耕慶 LIN, GENG CING (TW)；王紹丞 WANG, SHAO CHENG (TW)；林宜緯 LIN, YI WEI (TW)；蔡銘謙 TSAI, MING CHIEN (TW)；石維強 SHIH, WEI CHIANG (TW)；連南鈞 LIEN, NAN CHUN (TW)；李坤地 LEE, KUEN DI (TW)；朱俊愷 CHU, JYUN KAI (TW)

(74)代理人：林火泉

(56)參考文獻：

TW 201126538A

TW 201203277A

審查人員：机亮燁

申請專利範圍項數：10 項 圖式數：6 共 0 頁

(54)名稱


臨界電壓量測裝置

THRESHOLD VOLTAGE MEASUREMENT DEVICE

(57)摘要

本發明係揭露一種臨界電壓量測裝置，其係連接一六電晶體靜態隨機存取記憶體，此記憶體包含二反向器，其係分別連接一場效電晶體，其中一反向器之電源端為浮接，且與此反向器連接之場效電晶體之源極與汲極相互短路，並利用此架構施加不同偏壓，再配合二電壓選擇器、一電阻、一放大器與上述記憶體構成負回授連接方式，以量測出另一反向器之二場效電晶體，及與其連接之場效電晶體之臨界電壓。本發明不用改變六電晶體靜態隨機存取記憶體之物理結構，就可以用單一電路架構量測三顆場效電晶體之臨界電壓，大幅降低製程、量測與時間成本。

A threshold voltage measurement device is disclosed. The device is coupled to a 6T SRAM. The SRAM comprises two inverters, which are respectively coupled to a FET. Source terminals and an output of one of the inverters are respectively floating and coupled to the FET, whose drain and source are short. Two voltage selectors, a resistor, an amplifier and the SRAM are connected in negative feedback way. And, different bias voltages are applied to the SRAM so that threshold voltages of two FETs of another inverter and the FET coupled to them are measured. The present invention uses a single circuit to measure the threshold voltages of the three FETs without changing physical structure of the SRAM, thereby decreases the cost of fabrication process, measurement instruments and time greatly.



第 3 圖

- | | |
|----------|---------|
| 22 . . . | 第一場效電晶體 |
| 24 . . . | 第二場效電晶體 |
| 26 . . . | 第三場效電晶體 |
| 28 . . . | 反向器 |
| 30 . . . | 第四場效電晶體 |
| 32 . . . | 字線 |
| 34 . . . | 第一位元線 |
| 36 . . . | 第一電源端 |
| 38 . . . | 第二電源端 |
| 40 . . . | 第二位元線 |
| 42 . . . | 第五場效電晶體 |
| 44 . . . | 第六場效電晶體 |
| 46 . . . | 第三電源端 |
| 48 . . . | 第四電源端 |
| 50 . . . | 放大器 |
| 52 . . . | 電阻 |
| 54 . . . | 供電端 |
| 56 . . . | 第一電壓選擇器 |
| 58 . . . | 第二電壓選擇器 |
| 60 . . . | 電壓產生器 |

發明專利說明書



(本說明書格式、順序，請勿任意更動，※記號部分請勿填寫)

※申請案號：101116911

※申請日：101.5.11 ※IPC 分類：G01R 31/3173 (2006.01)
G11C 16/02 (2006.01)

一、發明名稱：(中文/英文)

臨界電壓量測裝置 / threshold voltage measurement device

二、中文發明摘要：

本發明係揭露一種臨界電壓量測裝置，其係連接一六電晶體靜態隨機存取記憶體，此記憶體包含二反向器，其係分別連接一場效電晶體，其中一反向器之電源端為浮接，且與此反向器連接之場效電晶體之源極與汲極相互短路，並利用此架構施加不同偏壓，再配合二電壓選擇器、一電阻、一放大器與上述記憶體構成負回授連接方式，以量測出另一反向器之二場效電晶體，及與其連接之場效電晶體之臨界電壓。本發明不用改變六電晶體靜態隨機存取記憶體之物理結構，就可以用單一電路架構量測三顆場效電晶體之臨界電壓，大幅降低製程、量測與時間成本。

三、英文發明摘要：

A threshold voltage measurement device is disclosed. The device is coupled to a 6T SRAM. The SRAM comprises two inverters, which are respectively coupled to a FET. Source terminals and an output of one of the inverters are respectively floating and coupled to the FET, whose drain and source are short. Two voltage selectors, a resistor, an amplifier and the SRAM are connected in negative feedback way. And, different bias voltages are applied to the SRAM so that threshold voltages of two FETs of another inverter and the FET coupled to

them are measured. The present invention uses a single circuit to measure the threshold voltages of the three FETs without changing physical structure of the SRAM, thereby decreases the cost of fabrication process, measurement instruments and time greatly.

四、指定代表圖：

(一)本案指定代表圖為：第（3）圖。

(二)本代表圖之元件符號簡單說明：

22	第一場效電晶體	24	第二場效電晶體
26	第三場效電晶體	28	反向器
30	第四場效電晶體	32	字線
34	第一位元線	36	第一電源端
38	第二電源端	40	第二位元線
42	第五場效電晶體	44	第六場效電晶體
46	第三電源端	48	第四電源端
50	放大器	52	電阻
54	供電端	56	第一電壓選擇器
58	第二電壓選擇器	60	電壓產生器

五、本案若有化學式時，請揭示最能顯示發明特徵的化學式：

六、發明說明：

【發明所屬之技術領域】

本發明係有關一種電壓量測裝置，特別是關於一種臨界電壓量測裝置。

【先前技術】

在現今的超大型積體電路（VLSI）系統設計內，變異性問題是一個必須要審慎考慮的重要設計參數，而這種變異性會影響到電晶體元件的臨界電壓（V_{TH}）值。然而，此臨界電壓值與元件的性能，穩定性與可靠性緊緊相互連繫。故在談論變異性問題時，臨界電壓值便是一項重要的指標，來反映這類現象、問題的嚴重性。也因此，需要創建一個測量的電路架構，來量測電晶體元件的臨界電壓值，那便可以快速方便的大量收集數據，來分析臨界電壓值變異性及其將如何影響測試晶片的穩定性。

在習知技術中，有利用運算放大器來量測臨界電壓之技術，如第 1 圖與第 2 圖所示。在第 1 圖中，將運算放大器 10 之輸出端連接一 N 通道場效電晶體 12 之閘極，N 通道場效電晶體 12 之汲極連接一高電壓，源極則透過一電阻 14 連接一低電壓。此外，運算放大器 10 之負輸入端連接 N 通道場效電晶體 12 之源極，並於正輸入端提供一設定電壓。由於整個連接方式為負回授，故可於 N 通道場效電晶體 12 上產生定電流，並藉此得到 N 通道場效電晶體 12 之臨界電壓。在第 2 圖中，將運算放大器 16 之輸出端連接一 P 通道場效電晶體 18 之閘極，P 通道場效電晶體 18 之汲極連接一低電壓，源極則透過一電阻 20 連接一高電壓。此外，運算放大器 16 之負輸入端連接 P 通道場效電晶體 18 之源極，並於正輸入端提供一設定電壓。由於整個連接方式為負回授，故可於 P 通道場效電晶體 18 上產生定電流，並藉

此得到 P 通道場效電晶體 18 之臨界電壓。雖然以上量測方式可以得到電晶體之臨界電壓，但並非用在靜態隨機存取記憶體上，並且，還必須使用昂貴的設備及許多時間才可擷取類比資料，不符合經濟效益。

此外，習知有為了量測臨界電壓，而改變靜態隨機存取記憶體之物理結構，如多晶矽層 (Poly)、擴散層 (diffusion) 與接觸層 (contact)，但此種改變不但會改變原來之物理特性，亦會造成漏流改變，顧此失彼，失去原本物理結構具有的優點。

因此，本發明係在針對上述之困擾，提出一種臨界電壓量測裝置，以解決習知所產生的問題。

【發明內容】

本發明之主要目的，在於提供一種臨界電壓量測裝置，其係於不需要改變六電晶體靜態隨機存取記憶體之物理結構的前提下，使用單一電路架構，即可快速取得記憶體中的場效電晶體之臨界電壓，同時還可應用在靜態隨機存取記憶體之偏壓溫度不穩定效應 (BTI) 之技術上，大幅降低製程、量測與時間成本。

為達上述目的，本發明提供一種臨界電壓量測裝置，其係連接一六電晶體靜態隨機存取記憶體，此記憶體包含互相連接之一第一場效電晶體、一第二場效電晶體、一第三場效電晶體、一反向器與一第四場效電晶體，第一場效電晶體連接一第一位元線與一字線，第二場效電晶體與第三場效電晶體分別具有一第一電源端與一第二電源端，反向器之一第三電源端與一第四電源端為浮接，第四場效電晶體連接一第二位元線與字線，第四場效電晶體之汲極與源極相互短路。臨界電壓量測裝置包括一放大器，其負

輸入端連接第一位元線，並透過一電阻連接一供電端，正輸入端接收一正設定電壓，以輸出一放大電壓。放大器連接一第一電壓選擇器與一第二電壓選擇器。第一電壓選擇器連接第二位元線，並接收一數位電壓，以選取數位電壓或放大電壓施加於第二位元線。第二電壓選擇器連接字線，並接收一第一高電壓，以選取第一高電壓或放大電壓施加於字線；其中臨界電壓量測裝置，依不同量測需求選擇一第一操作模式、一第二操作模式或一第三操作模式實行之。

首先介紹第一操作模式：施加第二高電壓於第一電源端與第二電源端，第一電壓選擇器選取數位電壓施加於第二位元線，第二電壓選擇器選取放大電壓施加於字線，且施加第一低電壓於供電端，以設定電阻在第一低電壓與正設定電壓之壓降下得到的電流值，等於第一場效電晶體在第一閘源極電壓 (V_{GS1}) 等於自身之第一臨界電壓時之電流值，使第一電流從第一電源端或第二電源端流出，並依序通過第一場效電晶體與電阻，流向供電端，在負輸入端之電壓等於正設定電壓時，係藉放大電壓得到第一臨界電壓。

第二操作模式：分別施加第三低電壓與該正設定電壓於第一電源端與第二電源端，第一電壓選擇器選取放大電壓施加於第二位元線，第二電壓選擇器選取第一高電壓施加於字線，且施加第四高電壓於供電端，以設定電阻在第四高電壓與正設定電壓之壓降下得到的電流值，等於第二場效電晶體在第二閘源極電壓 (V_{GS2}) 等於自身之第二臨界電壓時之電流值，使第二電流從供電端流出，並依序通過電阻、第一場效電晶體與第二場效電晶體，流向第一電源端，在負輸入端之電壓等於正設定電壓時，係藉放大電

壓得到第二臨界電壓。

第三操作模式：分別施加正設定電壓與第三高電壓於第一電源端與第二電源端，第一電壓選擇器選取放大電壓施加於第二位元線，第二電壓選擇器選取第一高電壓施加於字線，且施加第二低電壓於供電端，以設定電阻在第二低電壓與正設定電壓之壓降下得到的電流值，等於第三場效電晶體在第三閘源極電壓 (V_{GS3}) 等於自身之第三臨界電壓時之電流值，使第三電流從第二電源端流出，並依序通過第三場效電晶體、第一場效電晶體與電阻，流向供電端，在負輸入端之電壓等於正設定電壓時，係藉放大電壓得到第三臨界電壓。

茲為使 貴審查委員對本發明之結構特徵及所達成之功效更有進一步之瞭解與認識，謹佐以較佳之實施例圖及配合詳細之說明，說明如後：

【實施方式】

以下請參閱第 3 圖，本發明連接一六 (6T) 電晶體靜態隨機存取記憶體，此六電晶體靜態隨機存取記憶體包含互相連接之一第一場效電晶體 22、一第二場效電晶體 24、一第三場效電晶體 26、一反向器 28 與一第四場效電晶體 30，其中第一場效電晶體 22、第三場效電晶體 26 與第四場效電晶體 30 皆為 N 通道場效電晶體，第二場效電晶體 24 為 P 通道場效電晶體。

第一場效電晶體 22 之閘極連接一字線 32，汲極連接一第一位元線 34；第二場效電晶體 24 之汲極作為一第一電源端 36，源極連接第一場效電晶體 22 之源極；第三場效電晶體 26 之汲極作為一第二電源端 38，源極連接第一場效電晶體 22 之源極與反向器 28，閘極連接第二場效電晶體 24 之閘極、

反向器 28 與第四場效電晶體 30 之源極；以及第四場效電晶體 30 之間極連接字線 32，汲極連接一第二位元線 40，且第四場效電晶體 30 之汲極與源極相互短路。反向器 28 更包含一第五場效電晶體 42 與一第六場效電晶體 44，其中第五場效電晶體 42 與第六場效電晶體 44 分別為 P 通道場效電晶體與 N 通道場效電晶體。第五場效電晶體 42 之汲極作為一第三電源端 46，第六場效電晶體 44 之汲極作為一第四電源端 48，第三電源端 46 與第四電源端 48 為浮接。第六場效電晶體 44 之源極連接第四場效電晶體 30 之源極，與第二場效電晶體 24 及第三場效電晶體 26 之間極。第六場效電晶體 44 之間極連接第五場效電晶體 42 之間極與第一場效電晶體 22、第二場效電晶體 24、第三場效電晶體 26 之源極。由於第三電源端 46 與第四電源端 48 為浮接，且第四場效電晶體 30 之汲極與源極相互短路，所以在六電晶體靜態隨機存取記憶體之物理結構上，僅需要將對應第三電源端 46 與第四電源端 48 之通孔（VIA）移除，同時於第四場效電晶體 30 之汲極與源極上，形成一金屬層，以短路汲極與源極，而不需要大幅度地改變記憶體之基本結構，便可進行量測。

本發明之臨界電壓量測裝置包括一放大器 50，其負輸入端連接第一位元線 34，並透過一電阻 52 連接一供電端 54，正輸入端接收一正設定電壓 V_{set} ，以輸出一放大電壓。放大器 50 連接一第一電壓選擇器 56 與一第二電壓選擇器 58。第一電壓選擇器 56 接收一數位電壓 $V_{digital}$ ，並連接第二位元線 40，以選取數位電壓 $V_{digital}$ 或放大電壓施加於第二位元線 40。第二電壓選擇器 58 接收一第一高電壓 V_{DD} ，並連接字線 36，以選取第一高電壓 V_{DD} 或放大電壓施加於字線 36。本發明之臨界電壓量測裝置，依不同量測需求

選擇一第一操作模式、一第二操作模式或一第三操作模式實行之：

請參閱第 4 圖，在此圖中的第五場效電晶體 42 與第六場效電晶體 44 由於浮接之故，所以不運作，在此以虛線表示。首先介紹第一操作模式：利用電壓產生器 60 施加第二高電壓 V_{DD} 於第一電源端 36 與第二電源端 38，第一電壓選擇器 56 選取數位電壓 $V_{digital}$ 施加於第二位元線 40，第二電壓選擇器 58 選取放大電壓施加於字線 32，且施加第一低電壓 GND 於供電端 54，以設定電阻 52 在第一低電壓 GND 與正設定電壓 V_{set} 之壓降下得到的電流值，等於第一場效電晶體 22 在第一閘源極電壓 (V_{GS1}) 等於自身之第一臨界電壓時之電流值，使第一電流從第一電源端 36 或第二電源端 38 流出，並依序通過第一場效電晶體 22 與電阻 52，流向供電端 54，在放大器 50 之負輸入端之電壓等於正設定電壓 V_{set} 時，係取得此時放大器 50 輸出之放大電壓，並將其與正設定電壓 V_{set} 之差值的絕對值計算出，即等於第一臨界電壓。舉例來說，當數位電壓 $V_{digital}$ 為高準位電壓時，第一電流從第二電源端 38 流出，並依序通過第三場效電晶體 26、第一場效電晶體 22 與電阻 52，流向供電端 54，在放大器 50 之負輸入端之電壓等於正設定電壓 V_{set} 時，係取得此時放大器 50 輸出之放大電壓，並將其與正設定電壓 V_{set} 之差值的絕對值計算出，即等於第一臨界電壓。若當數位電壓 $V_{digital}$ 為低準位電壓時，第一電流從第一電源端 36 流出，並依序通過第二場效電晶體 24、第一場效電晶體 22 與電阻 52，流向供電端 54，在放大器 50 之負輸入端之電壓等於正設定電壓 V_{set} 時，係取得此時放大器 50 輸出之放大電壓，並將其與正設定電壓 V_{set} 之差值的絕對值計算出，即等於第一臨界電壓。

請參閱第 5 圖，在此圖中的第五場效電晶體 42 與第六場效電晶體 44

由於浮接之故，所以不運作，在此以虛線表示。接著介紹第二操作模式：利用電壓產生器 60 分別施加第三低電壓 GND 與正設定電壓 V_{set} 於第一電源端 36 與第二電源端 38，第一電壓選擇器 56 選取放大電壓施加於第二位元線 40，第二電壓選擇器 58 選取第一高電壓 V_{DD} 施加於字線 32，且施加第四高電壓 V_{DD} 於供電端 54，以設定電阻 52 在第四高電壓與正設定電壓 V_{set} 之壓降下得到的電流值，等於第二場效電晶體 24 在第二閘源極電壓 (V_{GS2}) 等於自身之第二臨界電壓時之電流值，使第二電流從供電端 54 流出，並依序通過電阻 52、第一場效電晶體 22 與第二場效電晶體 24，流向第一電源端 36，在放大器 50 之負輸入端之電壓等於正設定電壓 V_{set} 時，係取得此時放大器 50 輸出之放大電壓，並將其與正設定電壓 V_{set} 之差值的絕對值計算出，即等於第二臨界電壓。

請參閱第 6 圖，在此圖中的第五場效電晶體 42 與第六場效電晶體 44 由於浮接之故，所以不運作，在此以虛線表示。最後介紹第三操作模式：利用電壓產生器 60 分別施加正設定電壓 V_{set} 與第三高電壓 V_{DD} 於第一電源端 36 與第二電源端 38，第一電壓選擇器 56 選取放大電壓施加於第二位元線 40，第二電壓選擇器 58 選取第一高電壓 V_{DD} 施加於字線 32，且施加第二低電壓 GND 於供電端 54，以設定電阻 52 在第二低電壓 GND 與正設定電壓 V_{set} 之壓降下得到的電流值，等於第三場效電晶體 26 在第三閘源極電壓 (V_{GS3}) 等於自身之第三臨界電壓時之電流值，使第三電流從第二電源端 38 流出，並依序通過第三場效電晶體 26、第一場效電晶體 22 與電阻 52，流向供電端 54，在放大器 50 之負輸入端之電壓等於正設定電壓 V_{set} 時，係取得此時放大器 50 輸出之放大電壓，並將其與正設定電壓 V_{set} 之差值的絕對值計算出，即等於第三臨界電壓。

對值計算出，即等於第三臨界電壓。

上述測得的臨界電壓，可藉由雙壓控震盪器（VCO）類型的類比至數位轉換電路轉換為頻率，再由計數器轉為全數位的二進制數字讀出，以方便數據的汲取、處理與統計分析。換言之，本發明可以利用單一電路架構，即可測得三顆電晶體之臨界電壓，可大幅降低製程、量測與時間成本。

此外，本發明亦可應用在靜態隨機存取記憶體之偏壓溫度不穩定效應（BTI）之技術上，並量測在記憶體經過偏壓及溫度之施壓（stress）後的臨界電壓。請在參閱第 3 圖，若欲對第一場效電晶體 22 進行 stress 時，則施加一強重電壓 V_{stress} 於字線 32 上，而第一電源端 36、第二電源端 38、第一位元線 34 與第二位元線 40 之電壓皆可忽略。若欲對第二場效電晶體 24 或第三場效電晶體 26 進行 stress 時，則分別於第一電源端 36、第二電源端 38 施加高電壓 V_{DD} 與低電壓 GND，並於第二位元線 40 上施加一強重電壓 V_{stress} ，而字線 32 與第一位元線 34 之電壓皆可忽略。

綜上所述，本發明不但能快速取得記憶體中的場效電晶體之臨界電壓，更能應用在靜態隨機存取記憶體之 BTI 之技術上，相較習知技術，可大幅降低製作、量測硬體與時間成本。

以上所述者，僅為本發明一較佳實施例而已，並非用來限定本發明實施之範圍，故舉凡依本發明申請專利範圍所述之形狀、構造、特徵及精神所為之均等變化與修飾，均應包括於本發明之申請專利範圍內。

【圖式簡單說明】

第 1 圖為先前技術之 N 通道場效電晶體之臨界電壓量測裝置詳細電路圖。

第 2 圖為先前技術之 P 通道場效電晶體之臨界電壓量測裝置詳細電路圖。

第3圖為本發明之臨界電壓量測裝置電路示意圖。

第4圖為本發明之量測第一場效電晶體之臨界電壓量測裝置電路示意圖。

第5圖為本發明之量測第二場效電晶體之臨界電壓量測裝置電路示意圖。

第6圖為本發明之量測第三場效電晶體之臨界電壓量測裝置電路示意圖。

【主要元件符號說明】

10 運算放大器	12 N通道場效電晶體
14 電阻	16 運算放大器
18 P通道場效電晶體	20 電阻
22 第一場效電晶體	24 第二場效電晶體
26 第三場效電晶體	28 反向器
30 第四場效電晶體	32 字線
34 第一位元線	36 第一電源端
38 第二電源端	40 第二位元線
42 第五場效電晶體	44 第六場效電晶體
46 第三電源端	48 第四電源端
50 放大器	52 電阻
54 供電端	56 第一電壓選擇器
58 第二電壓選擇器	60 電壓產生器

七、申請專利範圍：

1. 一種臨界電壓量測裝置，其係連接一六電晶體靜態隨機存取記憶體，該六電晶體靜態隨機存取記憶體包含互相連接之一第一場效電晶體、一第二場效電晶體、一第三場效電晶體、一反向器與一第四場效電晶體，該第一場效電晶體連接一第一位元線與一字線，該第二場效電晶體與該第三場效電晶體分別具有一第一電源端與一第二電源端，該反向器之一第三電源端與一第四電源端為浮接，該第四場效電晶體連接一第二位元線與該字線，該第四場效電晶體之汲極與源極相互短路，該臨界電壓量測裝置包括：

一放大器，其負輸入端連接該第一位元線，並透過一電阻連接一供電端，

正輸入端接收一正設定電壓，以輸出一放大電壓；

一第一電壓選擇器，接收一數位電壓，並連接該放大器與該第二位元線，

以選取該數位電壓或該放大電壓施加於該第二位元線；以及

一第二電壓選擇器，接收一第一高電壓，並連接該放大器與該字線，以

選取該第一高電壓或該放大電壓施加於該字線；其中該臨界電壓量測

裝置，依不同量測需求選擇一第一操作模式、一第二操作模式或一第

三操作模式實行之：

第一操作模式：施加第二高電壓於該第一電源端與該第二電源端，該第

一電壓選擇器選取該數位電壓施加於該第二位元線，該第二電壓選擇

器選取該放大電壓施加於該字線，且施加第一低電壓於該供電端，以

設定該電阻在該第一低電壓與該正設定電壓之壓降下得到的電流值，

等於該第一場效電晶體在第一開源極電壓($VGS1$)等於自身之第一臨

界電壓時之電流值，使第一電流從該第一電源端或該第二電源端流出，並依序通過該第一場效電晶體與該電阻，流向該供電端，在該負輸入端之電壓等於該正設定電壓時，係藉該放大電壓得到該第一臨界電壓；

第二操作模式：分別施加第三低電壓與該正設定電壓於該第一電源端與該第二電源端，該第一電壓選擇器選取該放大電壓施加於該第二位元線，該第二電壓選擇器選取該第一高電壓施加於該字線，且施加第四高電壓於該供電端，以設定該電阻在該第四高電壓與該正設定電壓之壓降下得到的電流值，等於該第二場效電晶體在第二閘源極電壓（VGS2）等於自身之第二臨界電壓時之電流值，使第二電流從該供電端流出，並依序通過該電阻、該第一場效電晶體與該第二場效電晶體，流向該第一電源端，在該負輸入端之電壓等於該正設定電壓時，係藉該放大電壓得到該第二臨界電壓；以及

第三操作模式：分別施加該正設定電壓與第三高電壓於該第一電源端與該第二電源端，該第一電壓選擇器選取該放大電壓施加於該第二位元線，該第二電壓選擇器選取該第一高電壓施加於該字線，且施加第二低電壓於該供電端，以設定該電阻在該第二低電壓與該正設定電壓之壓降下得到的電流值，等於該第三場效電晶體在第三閘源極電壓（VGS3）等於自身之第三臨界電壓時之電流值，使第三電流從該第二電源端流出，並依序通過該第三場效電晶體、該第一場效電晶體與該電阻，流向該供電端，在該負輸入端之電壓等於該正設定電壓時，係藉該放大電壓得到該第三臨界電壓。


2. 如請求項 1 所述之臨界電壓量測裝置，其中該第一操作模式中的該放大電壓與該正設定電壓之差值的絕對值，等於該第一臨界電壓。
3. 如請求項 1 所述之臨界電壓量測裝置，其中該第二操作模式中的該放大電壓與該正設定電壓之差值的絕對值，等於該第二臨界電壓。
4. 如請求項 1 所述之臨界電壓量測裝置，其中該第三操作模式中的該放大電壓與該正設定電壓之差值的絕對值，等於該第三臨界電壓。
5. 如請求項 1 所述之臨界電壓量測裝置，其中該數位電壓為高準位電壓時，該第一電流從該第二電源端流出。
6. 如請求項 1 所述之臨界電壓量測裝置，其中該數位電壓為低準位電壓時，該第一電流從該第一電源端流出。
7. 如請求項 1 所述之臨界電壓量測裝置，其中該第一場效電晶體之閘極連接該字線，汲極連接該第一位元線；該第二場效電晶體之汲極作為該第一電源端，源極連接該第一場效電晶體之源極；該第三場效電晶體之汲極作為該第二電源端，源極連接該第一場效電晶體之該源極與該反向器，閘極連接該第二場效電晶體之閘極、該反向器與該第四場效電晶體之源極；以及該第四場效電晶體之閘極連接該字線，汲極連接該第二位元線。
8. 如請求項 1 所述之臨界電壓量測裝置，其中該反向器更包含：
 - 一第五場效電晶體，其汲極作為該第三電源端；以及
 - 一第六場效電晶體，其汲極作為該第四電源端，源極連接該第四場效電晶體之源極，與該第二場效電晶體及該第三場效電晶體之間極，閘極連接該第五場效電晶體之間極與該第一場效電晶體、該第二場效電晶

體、該第三場效電晶體之源極。


9. 如請求項 8 所述之臨界電壓量測裝置，其中該第五場效電晶體與該第六場效電晶體分別為 P 通道場效電晶體與 N 通道場效電晶體。

10. 如請求項 1 所述之臨界電壓量測裝置，其中該第一場效電晶體、該第三場效電晶體與該第四場效電晶體皆為 N 通道場效電晶體，該第二場效電晶體為 P 通道場效電晶體。


八、圖式：




第 1 圖




第 2 圖




第 3 圖



第 4 圖



第 5 圖



第 6 圖