

9 ≥ 1367 90

# 發明專利說明書

(本說明書格式、順序及粗體字，請勿任意更動，※記號部分請勿填寫)

200521682

※ 申請案號：92136790

※ 申請日期：92 12 25 ※IPC 分類：G06F12/00

壹、發明名稱：(中文/英文)

使用暫存器置換之叢集通訊方法/ Method For Inter-Cluster  
Communication That Employ Register Permutation

貳、申請人：(共 1 人)

姓名或名稱：(中文/英文)

國立交通大學

代表人：(中文/英文) 張俊彥

住居所或營業所地址：(中文/英文) 新竹市大學路 1001 號

國 籍：(中文/英文) 中華民國

參、發明人：(共 5 人)

姓 名：(中文/英文)

1. 任建葳/ Jen Chein-Wei

2. 林泰吉/ Lin Tay-Jyi

3. 李承家/ Lee Chen-Chia

4. 張金祺/ Chang Chin-Chi

5. 劉志尉/ Liu Chih-Wei

住居所地址：(中文/英文)

1. 新竹市大學路 1003 號 4F

2. 高雄縣大寮鄉萬隆街 14 號

3. 台北縣板橋市陽明街 279 巷 34 號 2F

4. 台北市忠孝東路五段 980 號 4F

5. 新竹市南大路 808 巷 7 弄 24 號

200521682

國 籍：(中文/英文)

1. 中華民國
2. 中華民國
3. 中華民國
4. 中華民國
5. 中華民國

**肆、聲明事項：**

本案係符合專利法第二十條第一項第一款但書或第二款但書規定之期間，其日期為： 年 月 日。

◎本案申請前已向下列國家（地區）申請專利  主張國際優先權：

【格式請依：受理國家（地區）；申請日；申請案號數 順序註記】

- 1.
- 2.
- 3.
- 4.
- 5.

主張國內優先權(專利法第二十五條之一)：

【格式請依：申請日；申請案號數 順序註記】

- 1.
- 2.

主張專利法第二十六條微生物：

國內微生物 【格式請依：寄存機構；日期；號碼 順序註記】

國外微生物 【格式請依：寄存國名；機構；日期；號碼 順序註記】

熟習該項技術者易於獲得，不須寄存。

**伍、中文發明摘要：**

本發明係提供一種使用暫存器置換(permutation)之叢集通訊方法，係利用暫存器間的動態對應(dynamic mapping)，減少資料在暫存器組間搬移的動作。因為單純的只是改變存取埠(port)與功能單元(FU)間對應的方式，所以能大幅的降低功率消耗，而暫存器組方面因為有這個置換機制，所以可以用幾個小塊的暫存器組取代一個集中式的暫存器組，在佈局上可以大幅縮小面積、減低延遲與功率消耗。

**陸、英文發明摘要：**

**柒、指定代表圖：**

(一)本案指定代表圖為：第（ 1 ）圖。

(二)本代表圖之元件代表符號簡單說明：

共用區塊 1

暫存器組 1a、1b

**捌、本案若有化學式時，請揭示最能顯示發明特徵的化學式：**

## 玖、發明說明：

### 【發明所屬之技術領域】

本發明是有關於一種使用暫存器置換之叢集通訊方法，尤指一種可用於高速數位訊號處理器等需要大量資料頻寬之架構中，可以大幅降低暫存器組間資料搬移的動作，以降低能量消耗，另外此發明可以適當的切割暫存器組，進而減少實際上的佈局面積與存取延遲。

### 【先前技術】

現今多媒體及通訊系統動輒需要數個至數百個 GOPS (giga-operations per second) 的運算能力。目前的積體電路技術可輕易地在單一的處理器中整合數十至數百個運算單元，而當其工作在數百 MEGA-Hz 至數 GEGA-Hz 之時脈下時，可達到此運算需求。但如何利用有限的頻寬來安排資料在平行的功能單元間順暢流動是主要的設計問題。

傳統 RISC 處理器將記憶體搬移抽離計算動作已大幅度降低此問題的複雜度，但其架構中負責功能單元間資料互換及資料暫存之集中式 (centralized) 暫存器組 (register file) 的延展性極差，已經成為高效能處理器主要的設計瓶頸。假設需要  $P$  個連接埠連結至  $N$  個功能單元，擁有  $n$  個暫存器組的集中式暫存器組的晶片面積、存取速度及功率分別約略以  $nP^2$ 、 $n^{1/2}P$  及  $nP^2$  成正比成長。 $n$  約略與  $N$  成正比而  $P$  約略為  $3\sim 4N$ ，也就是其面積、速度及功率分別以  $N^3$ 、 $N^{3/2}$  及  $N^3$  的速度成長。現今四至八個平行模組的處理器中，暫存器

組的設計已佔幾乎近半的運算核心面積，而其存取時間也需要多個管線層級(pipeline stage)完成。如何設計高效能且低功率的暫存器組即是現今處理器設計成功與否的最大關鍵。

目前最有效率的暫存器組設計即是採用分割(partition)的方式，也就是將上述的集中式暫存器組分割成數個小塊，用以降低整個暫存器組的複雜度。暫存器組分割可大致分為兩類：

#### 一、叢集 (cluster)

將功能單元分成數個叢集，而各個叢集之功能單元只存取所屬叢集內的暫存器組，而叢集間的資料交換則採用額外的連結網路。分割叢集的方式又可區分為對稱式(如第4圖所示)及非對稱式兩種：對稱式叢集之各叢集中擁有完整的功能單元，經由適當的排程，各叢集可獨立完成所分派之工作，故幾乎不需要作任何的資料交換，也就是僅需要最簡單的連結網路；非對稱叢集則需要較頻繁的資料交換。舉例來說，分散式暫存器組架構(如第5圖所示)為一非對稱式叢集架構，每個功能單元皆有自己的暫存器組，它需要一個額外的縱橫式繞線器(crossbar router)將運算結果儲存至後續需該筆資料之功能單元的暫存器組，完成接續的運算。

階層式暫存器組(hierarchical register file)是一較特殊的非對稱叢集稱為階層式叢集(如第6圖所示)，它將所有的記憶體存取單元(load/store unit)與運算單元分為兩個叢集，各自存取自己的暫存器組。換個角度來看，記憶體存

取單元所存取的暫存器組可以視為額外的記憶體階層 (memory hierarchy)，其內容之維持與更新是以指令來控制協調。

叢集間之資料交換：

依不同的叢集方式有不同的資料交換需求，大致上可分為以下三類：

甲、拷貝（如第 7 圖所示）：

增加各個叢集中暫存器組的埠 (port) 個數，並使用拷貝 (copy) 指令搬移在不同叢集暫存器中的資料。在實作上可分為使用原來的指令槽 (instruction slot) 並利用原功能單元的輸入 (或輸出) 埠，其主要缺點是在資料搬移時會使原來的功能單元閒置；另一個辦法是使用新的指令槽增加完整的輸出輸入對，並使用新的指令槽。

乙、擴充存取 (extended access) (如第 8 圖所示)：

功能單元可限量讀取或寫入其他叢集中暫存器之資料，各叢集之暫存器組則應需要增加對應的讀取埠或是寫入埠，及額外的連接網路及控制。

丙、共用儲存區域 (如第 9 圖所示)：

每個功能單元或是叢集皆有有限的埠連結至此共用的暫存器組，需要交換的資料經由存取此區塊完成。

二、分庫 (Banking)

上述之暫存器組叢集技巧賦予不同運算叢集各自的暫存器組，再利用額外的連接網路作叢集間之資料交換。此技巧則是利用實體埠 (physical ports) 與邏輯埠 (logical



ports)之間的聯結方式降低暫存器組的複雜度，每個功能單元皆可直接存取各個暫存器位置。舉例來說，可以將一個集中式暫存器組(i.e. 需要  $P = \sim 3N$ )分割為  $N$  個庫(bank)，其中每個庫(bank)皆只有 3 個埠供一個功能單元使用，存取衝突則使用硬體暫停(stall)或是軟體排程的方式排除。

以上方法都需要額外的埠(port)加上特殊的連接網路來達成各個功能單元之間的溝通，如何在設計的時候減少繞線的複雜度與功率的消耗是一個困難的課題，且上述的方式多需要額外的資料搬移動作，是浪費時間與能量的。

#### 【發明內容】

因此，本發明之主要目的係在於可將暫存器組分成地方性和全域性，而全域性暫存器組透過置換的方法作為每個叢集間溝通的機制，而可達到降低每塊暫存器組的連接埠數且又可以利用置換的暫存器組架構來搬移資料。

本發明之另一目的在於，可用於高速數位訊號處理器等需要大量資料頻寬之架構中，以大幅降低暫存器組間資料搬移的動作，以降低能量消耗，另外，此發明可以適當的切割暫存器組，進而減少實際上的佈局面積與存取延遲。

為達上述之目的，本發明係一種使用暫存器置換之叢集通訊方法，係將各叢集內部之暫存器組分割為地方性(local)與全域性(global)之二暫存器組，而各叢集之全域性暫存器組係利用置換(permutation)之方式改變各全域暫存器組與功能單元之間的連接埠對應。且該暫存器組之置換係可達到

一 共用區塊 (Share RF)，而該共用區塊的暫存器組分成數個區塊 (block)，每區塊 (block) 僅為單一叢集所需要之埠 (port)，叢集間資料的互換則是以區塊 (block) 切換完成，因僅有埠對應改變，並不涉及資料實際的搬動，是一種高頻寬且低耗能的資料交換機制。

#### 【實施方式】

請參閱『第 1、2、3 圖』所示，係本發明之共用區塊示意圖、係本發明之實施例示意圖、本發明之另一實施例示意圖。如圖所示：本發明係一種使用暫存器置換之叢集通訊方法，係可以適用於任何數目的叢集架構下，該方法係將各叢集之暫存器組分割成地方性 (local) 與全域性 (global) 二暫存器組，而各叢集之全域性暫存器組可利用置換 (permutation) 之方式，亦即改變各個全域性暫存器組與功能單元之間的連接埠對應，完成資料的交換。分割的暫存器組大小與連接埠數並沒有限制。而功能單元連接埠與全域性暫存器之動態對應可以繞線之方法達成。而該繞線的方法可以利用縱橫式繞線器 (crossbar router) 或是有限制對應條件的繞線架構來達成。此可置換之全域性暫存器視為叢集間之共用暫存器 1 (shared register) (如第 1 圖所示)，而該共用暫存器分為數個區塊 (block) 1a、1b，每個區塊擁有單一叢集所需之埠 (port)，叢集間資料的互換則是以區塊 (block) 切換完成，並不涉及資料實際的搬動，此技巧如同分庫 (banking) 利用實體埠 (physical ports) 與邏輯埠

(logical ports)之間的聯結方式降低暫存器組的複雜度，每個功能單元皆可直接存取各個暫存器組位置。藉此可構成高頻寬且低耗能的資料交換機制，在佈局上可以大幅縮小面積、並減低延遲與功率消耗之目的。

以下為兩個硬體實現上的範例：

(1) 2路超長指令數位訊號處理器(2-way VLIW DSP)：

如第2圖所示，其係將提出方法實現在在 2-way VLIW DSP 上，分成記憶體存取單元 1 0 (L/S)與運算單元 1 1 (AU) 兩個功能單元，地方性暫存器組 1 2 (R0~R7)分屬各個功能單元，全域性暫存器組 1 3 (R8~R15)利用乒乓(ping-pong)的機制來交換資料，這裡所要付出的額外硬體只是一個切換器(switch)來改變全域暫存器組連接埠對應到那一個功能單元。

(2) 4路超長指令數位訊號處理器 4-way VLIW DSP：

如第3圖所示，其係將提出方法實現在一個4路超長指令數位訊號處理器(4-way的VLIW DSP)，其係於一指令配送單元 2 0 (Instruction Dispatcher) 中配置有一以上之記憶體存取單元 2 1 及運算單元 2 2，每個記憶體存取單元 2 1 及運算單元 2 2 之功能單元搭配一組地方性暫存器組 2 3 (R0~R7)與一組全域性暫存器組 2 4 (R8~R15)，另外利用一個偏移量(0~3)來指定全域性暫存器組 2 4 向右偏移的大小，若此值為 0，則每個全域性暫存器組 2 4 直接對應到原來的功能單元，若此值為 1 則全域性暫存器組 2 4 連接埠對應向右偏移一個功能單元，依此類推。以下為 64 點有限長

度脈衝響應之濾波器(64-tap FIR filter)之程式範例，可輕易發現，此環狀暫存器組架構擁有兩叢集，各自擁有一組乒乓階層式(ping-pong hierarchical)暫存器組。

例：64 點有限長度脈衝響應之濾波器 (64-tap FIR filter)

Syntax: #, ring offset, instr0, instr1, instr2, instr3 (memory is half-word addressed)

```

i0 0; MOV r0, COEF;          MOV r0, COEF;          MOV r0,0;          MOV r0,0;
i1 0; MOV r1, X;            MOV r1, X+1;          NOP;              NOP;
i2 0; MOV r2, Y;            MOV r2, Y+2;          NOP;              NOP;
                                // assume half-word (16-bit) input & word (32-bit) output
i3 RPT 512,8; // 2 outputs per iteration & total 1024 outputs
i4 0; LW_D r8,r9,(r0)+2;    LW_D r8,r9,(r0)+2;    MOV r1,0;          MOV r1,0;
i5 RPT 15,2; // loop kernel: 60 MAC_V, including 120 multiplication (2 output )
i6 2; LW_D r8,r9,(r0)+2;    LW_D r8,r9,(r0)+2;    MAC_V r0,r8,r9;    MAC_V r0,r8,r9;
i7 0; LW_D r8,r9,(r0)+2;    LW_D r8,r9,(r0)+2;    MAC_V r0,r8,r9;    MAC_V r0,r8,r9;
i8 2; LW_D r8,r9,(r0)+2;    LW_D r8,r9,(r0)+2;    MAC_V r0,r8,r9;    MAC_V r0,r8,r9;
i9 0; MOV r0, COEF;          MOV r0, COEF;          MAC_V r0,r8,r9;    MAC_V r0,r8,r9;
i10 0; ADDI r1,r1, -60;      ADDI r1,r1, -60;      ADD r8,r0,r1;      ADD r8,r0,r1;
i11 2; SW (r2)+4,r8;        SW (r2)+4,r8;        MOV r0,0;          MOV r0,0;

```

Remarks:

35 instruction cycles for 2 output; i.e. 17.5 cycle/output or 3.66 taps/cycle  
SIMD MAC: MAC\_V r0,r8,r9; r0=r0+r8.Hi\*r9.Hi & r1=r1+r8.Lo\*r9.Lo

程式敘述：

這是一個 64 點有限長度脈衝響應之濾波器(64-tap FIR)的範例，最後會產生 1024 筆輸出結果，記憶體定址單位為十六位元(half-word addressing)，輸入為 16 位元的小數(16-bit fractional number)，輸出為 32 位元的定點數(32-bit fixed point number)。內層迴圈(i7, i8)載入 4 筆 16-bit 的輸入和 4 筆 16-bit 的常數到兩個 32-bit r8 和兩個 32-bit r9 暫存器組裡，r0、r1 這兩個位址暫存器組同時

間也更新位址，而 ALU/MAC 運算單元同時也執行 16-bit SIMD 的 MAC 運算，用 40-bit 累加器加完 32 筆 32-bit 乘積後，r0、r1 會相加起來且存到 32-bit 的環狀暫存器組 r8 裡面，最後透過記憶體存取單元(LS)把 r8 存回記憶體裡面。

惟以上所述者，僅為本發明之較佳實施例而已，當不能以此限定本發明實施之範圍；故，凡依本發明申請專利範圍及發明說明書內容所作之簡單的等效變化與修飾，皆應仍屬本發明專利涵蓋之範圍內。

【圖式簡單說明】


- 第 1 圖，係本發明之共用區塊示意圖。
- 第 2 圖，係本發明之實施例示意圖。
- 第 3 圖，係本發明之另一實施例示意圖。
- 第 4 圖，習用對稱式叢集之示意圖。
- 第 5 圖，習用分散式暫存器組之示意圖。
- 第 6 圖，習用階層式叢集之示意圖。
- 第 7 圖，習用拷貝動作之示意圖。
- 第 8 圖，習用擴充存取之示意圖。
- 第 9 圖，習用共用儲存區域之示意圖。

【元件標號對照】

- 共用區塊 1
- 暫存器組 1 a、1 b
- 記憶體存取單元 1 0
- 運算單元 1 1
- 地方性暫存器組 1 2
- 全域性暫存器組 1 3
- 指令配送單元 2 0
- 記憶體存取單元 2 1
- 運算單元 2 2
- 地方性暫存器組 2 3
- 全域性暫存器組 2 4


拾、申請專利範圍：

1. 一種使用暫存器置換之叢集通訊方法，該方法係將各叢集之暫存器組分割成地方性(local)與全域性(global)二暫存器組，而各叢集之全域性暫存器組可利用置換(permutation)之方式，亦即改變各個全域性暫存器組與功能單元之間的連接埠對應，完成資料的交換。
2. 如申請專利範圍第1項所述之使用暫存器置換之叢集通訊方法，其中，該叢集間的資料溝通方式是利用繞線去置換每個連接埠對應的方式來達成。
3. 如申請專利範圍第2項所述之使用暫存器置換之叢集通訊方法，其中，該繞線的方法可以利用縱橫式繞線器(crossbar router)或是有限制對應條件的繞線架構來達成。
4. 如申請專利範圍第1項所述之使用暫存器置換之叢集通訊方法，其中，分割的暫存器組大小與連接埠數並沒有限制。
5. 如申請專利範圍第1項所述之使用暫存器置換之叢集通訊方法，其係可以適用於任何數目的叢集架構下。




第1圖







第2圖




第3圖




第4圖  
(前案)




第5圖  
(前案)




第6圖  
(前案)



第7圖  
(前案)



第8圖  
(前案)



第9圖  
(前案)