



(19)中華民國智慧財產局

(12)發明說明書公告本 (11)證書號數：TW I413185 B

(45)公告日：中華民國 102 (2013) 年 10 月 21 日

(21)申請案號：099127661

(22)申請日：中華民國 99 (2010) 年 08 月 19 日

(51)Int. Cl. : H01L21/3105(2006.01)

C23C14/14 (2006.01)

(71)申請人：國立交通大學(中華民國) NATIONAL CHIAO TUNG UNIVERSITY (TW)
新竹市大學路 1001 號(72)發明人：劉柏村 LIU, PO TSUN (TW)；黃震鑑 HUANG, CHEN SHUO (TW)；黃羿霖
HUANG, YI LIN (TW)；鄭斯璘 CHENG, SZU LIN (TW)；施敏 SZE, S. M. (TW)

(74)代理人：黃孝惇

(56)參考文獻：

TW I303834B

TW 200520094A

TW 200805677A

TW 200814240A

TW 200824001A

審查人員：余威叡

申請專利範圍項數：11 項 圖式數：15 共 0 頁

(54)名稱

一種形成鎵半導體表面保護層的方法

A METHOD FOR FORMING AN INTERFACIAL PASSIVATION LAYER IN THE GE SEMICONDUCTOR

(57)摘要

本發明揭露一種形成鎵半導體表面保護層的方法，首先於矽晶圓上進行磊晶製程以形成鎵半導體層；再形成二氧化矽層於該鎵半導體層上以做為一閘極介電絕緣膜；通入超臨界流體至該二氧化矽層以及該鎵半導體層的界面而使該界面形成界面保護層；形成鋁薄膜於該二氧化矽層上以成為金氧半導體電容器的上電極，且以該熱蒸鍍法形成該鋁薄膜於該鎵半導體層的底部以做為該金氧半導體電容器的一下電極。

The invention discloses a manufacture method applicable for Ge-MOSFET device technology. The supercritical CO₂ fluids can be used to form a interfacial passivation layer between Ge channel and gate insulator layer, and improve the dielectric characteristics of gate insulator after high-temperature thermal annealing process.

I413185

TW I413185 B



- 101 · · · 鋒半導體層
- 102 · · · 二氧化矽層
- 103A · · · 鋁薄膜上
電極
- 103B · · · 鋁薄膜下
電極

第 1A 圖

公告本

公告本

發明專利說明書

(本說明書格式、順序，請勿任意更動，※記號部分請勿填寫) 101121/3105 E2005.01

※申請案號：99127661

023C 14/14 E2005.01

※申請日：99.8.19

※IPC分類：

一、發明名稱：(中文/英文)

一種形成鎵半導體表面保護層的方法/A method for forming an interfacial passivation layer in the Ge semiconductor

二、中文發明摘要：

本發明揭露一種形成鎵半導體表面保護層的方法，首先於矽晶圓上進行磊晶製程以形成鎵半導體層；再形成二氧化矽層於該鎵半導體層上以做為一閘極介電絕緣膜；通入超臨界流體至該二氧化矽層以及該鎵半導體層的界面而使該界面形成界面保護層；形成鋁薄膜於該二氧化矽層上以成為金氧半導體電容器的上電極，且以該熱蒸鍍法形成該鋁薄膜於該鎵半導體層的底部以做為該金氧半導體電容器的一下電極。

三、英文發明摘要：

The invention discloses a manufacture method applicable for Ge-MOSFET device technology. The supercritical CO₂ fluids can be used to form a interfacial passivation layer between Ge channel and gate insulator layer, and improve the dielectric

characteristics of gate insulator after high-temperature thermal annealing process.

四、指定代表圖：

(一)本案指定代表圖為：第 1A 圖至第 1D 圖

(二)本代表圖之元件符號簡單說明：

101 銻半導體層

102 二氧化矽層

103A 鋁薄膜上電極

103B 鋁薄膜下電極

五、本案若有化學式時，請揭示最能顯示發明特徵的化學式：

無

characteristics of gate insulator after high-temperature thermal annealing process.

四、指定代表圖：

(一)本案指定代表圖為：第 1A 圖至第 1D 圖

(二)本代表圖之元件符號簡單說明：

101 銻半導體層

102 二氧化矽層

103A 鋁薄膜上電極

103B 鋁薄膜下電極

五、本案若有化學式時，請揭示最能顯示發明特徵的化學式：

無

六、發明說明：

【發明所屬之技術領域】

本發明為一種於半導體中形成一種保護層的方法，特別是一種於鍺半導體中形成一種鍺半導體表面保護層的方法。

【先前技術】

目前積體電路(IC)製造技術的發展趨勢仍維持著持續進行微縮電晶體元件尺寸的趨勢，藉以達到高效能與高密集度的目標。而由於傳統複晶矽/二氧化矽/矽通道之金氧半場效電晶體已無法持續藉由微縮技術以增進其效能，因此提昇載子遷移率與增大閘極介電層電容，便成為下一世代的場效電晶體技術發展的關鍵技術與目標。其中，鍺(Ge)半導體材料的電子與電洞遷移率分別高於矽基材的電子與電洞的兩倍與四倍，且其基本製程與矽半導體技術相類似，故而鍺-金氧半場效電晶體技術(Ge-MOSFET)被視為下一世代最具有潛力的半導體元件技術。

而在目前的鍺金氧半場效電晶體技術發展歷程中，過去曾嘗試了使用各種不同的閘極絕緣體，例如：二氧化鍺(GeO_2)、二氧化矽(SiO_2)或更高介電係數材料，又如氧化鉻(HfO_2)、氧化鋁(Al_2O_3)以做為閘極介電層以提高元件的電容偶合能力。然而前述的高介電常數絕緣層與鍺半導體層間的界面能態缺陷密度過

大，且鍺本身容易在熱製程中透過熱擴散的方式進入到閘極介電層中，造成電晶體元件臨界電壓漂移與閘極漏電流的增加。

根據先前文獻，在高介電薄膜與鍺半導體間引入超薄高品質界面保護層，即可以有效抑制鍺界面缺陷的產生，其中又以二氧化鍺的功效最佳。

在美國專利編號第 2006/0099872 號的「Method for forming an interface between germanium and other materials」專利中，該專利技術係利用硫化物，如 H_2S 或 SF_6 ，而在半導體表面形成界面層，故在製程上仍屬於傳統方法，須先形成界面層後再沈積閘極絕緣層，故而無法在閘極絕緣層完成後，再形成界面保護層，更無法改善閘極絕緣層中的缺陷。

在美國專利編號第 2006/0292872A1 號的「Atomic layer deposition of thin films on Germanium」專利中，則是在使用 ALD 成長高介電常數閘極絕緣層之前，以氮氧化鍺作為界面保護層，故其製程溫度較高，且無法在閘極絕緣層完成後，再形成界面保護層，亦無法改善閘極絕緣層中的缺陷。

在美國專利編號第 2007/0099398A1 號的「Method and system for forming A nitride Germanium-containing layer using plasma processing」專利中，則是利用電漿法以形成氮化鍺、氧化鍺或氮氧化鍺以作為界面保護層。雖然同樣屬於

低溫製程，但該方法需要真空系統，且僅能形成界面保護層，無法改善閘極絕緣層中之缺陷，更無法在閘極絕緣層完成後，再形成界面保護層，故仍無法改善閘極絕緣層中的缺陷。

且目前在鎗-金氧半場效電晶體元件製程技術中，無法避免而需進行高溫製程(例如：離子佈植後的摻質活化或是濺鍍金屬後的退火製程)，常會造成鎗的顯著熱擴散以及鎗表面破壞；且因鎗本身的氧化物並不具有良好的熱穩定性，又氧化鎗易與水進行反應而分解。因此，如何在低溫製程下，於鎗表面與閘極介電層形成一高品質，良好界面的界面保護層以避免鎗擴散與降低界面缺陷的技術便成為一項重要的閘極工程技術。

故而為了能產生更有效率的鎗半導體表面保護層製程技術，提供產業界能掌握更佳的生產製程，且可運用於鎗-金氧半場效電晶體元件的製造上，需要研發新式之鎗半導體表面保護層方法，藉以提高鎗半導體表面保護層的生產效率且能降低半導體的製造成本。

【發明內容】

本發明係為一種形成鎗半導體表面保護層的方法，可於鎗半導體與閘極介電層之間形成低溫製成的高品質界面層，故可以應用於先進半導體元件技術。

本發明可應用於閘極介電絕緣層形成之前的鎗

表面預處理(Pre-Treatment)，亦可應用於閘極介電層形成之後或應用於高溫熱製程之後，同時改善閘極絕緣層的品質以及形成平坦與品質良好的鎗/閘極介電層間界面保護層，藉以簡化半導體製程。

應用本發明之超臨界流體技術可修補經熱退火後的劣化介電特性，將可使前閘極(Gate-First)元件製程應用於鎗電晶體元件製程技術中。

應用本發明技術於高介電常數閘極絕緣層技術時，更可使鎗-金氧場效電晶體元件具有高的閘極電容，且有更平坦的界面保護層以及較佳的載子遷移率，進而成為具有大導通電流的高效能鎗-金氧場效電晶體元件。

本發明可將經歷過系列高溫熱製程(如大於 500 °C 的溫度)所造成的閘極絕緣層劣化特性，藉由低溫超臨界流體的後續處理製程以重建所被破壞的界面，並鈍化由鎗擴散進入絕緣層所造成電性缺陷。

本發明在超臨界二氧化碳流體中加入氧化劑或還原劑，可於低溫下(如小於 200 °C 的溫度)穿透閘極絕緣層並在鎗半導體表面形成保護層化合物。

本發明在製程中使用低溫(約達 150 °C 的溫度)超臨界流體技術鈍化低溫沉積閘極絕緣層的缺陷，避免使用傳統高溫製程(大於 500 °C 的溫度)，以降低熱預算，抑制鎗擴散效應。

本發明之鎗半導體可以電子槍蒸鍍之氧化鎗

(HfO₂)作為金氧半電容結構的閘極介電層，經處理後之二氧化鋯保護層的化學鍵結訊號增強，證明其低溫超臨界流體處理技術可穿透閘極絕緣體層，故而本發明可以應用於具有高介電閘極絕緣層之鋯-金氧場效電晶體技術領域中。

本發明因可在 150°C 的低溫製程中形成具有良好品質的鋯界面保護層，因此在技術的發展上具有極大的新穎性與進步性。

為讓本發明的上述和其他目的、特徵和優點能更明顯易懂，下文特舉較佳實施例，並配合附圖以詳細說明如下。

【實施方式】

本發明係為一種形成鋯半導體表面保護層的方法，第一實施例之第 1A 圖至第 1D 圖詳如下列說明所示：

如第 1A 圖所示，首先於矽晶圓（包括正型（P-type）矽晶圓或是負型（N-type）矽晶圓皆可以使用）上以一般的磊晶技術（例如分子束磊晶法、有機金屬化學氣相沉積法）進行磊晶製程以形成鋯半導體層 101，厚度約 2.5 微米（μm）。

次如第 1B 圖所示，以低壓化學氣相沉積法 (Low Pressure Chemical Vapor Deposition System, LPCVD) 形成二氧化矽 (SiO₂) 層（絕緣層）102 於鋯半導體層

101(包括正型(P-type)鎵半導體層或是負型(N-type)鎵半導體層皆可以使用)上，厚度約12奈米(nm)以做為閘極介電絕緣膜。

再如第1C圖所示，混合二氧化碳氣體，氧化劑1~10 vol.%水，以及丙醇(propyl alcohol)，在溫度為100°C至200°C，壓力為1000至3500psi的條件下形成低溫超臨界流體(Supercritical Fluid, SF)，且通入該超臨界流體至二氧化矽層(絕緣層)102以及該鎵半導體層101的界面以進行反應，形成良好的二氧化鎵界面保護層。

最後如第1D圖所示，以熱蒸鍍法形成鋁薄膜103A於二氧化矽層(絕緣層)102上以做為金氧半導體電容器的鋁薄膜上電極103A，且以熱蒸鍍法形成鋁薄膜103B於鎵半導體層101的底部以做為金氧半導體電容器的鋁薄膜下電極103B。

本發明係為一種形成鎵半導體表面保護層的方法，第二實施例之第2A圖至第2E圖詳如下列說明所示：

如第2A圖所示，首先於矽晶圓上以一般的磊晶技術(例如分子束磊晶法、有機金屬化學氣相沉積法)進行磊晶製程以形成鎵半導體層201，厚度約2.5微米(μm)。

次如第2B圖所示，以低壓化學氣相沉積法(Low Pressure Chemical Vapor Deposition System, LPCVD)

形成二氧化矽 (SiO_2) 層 (絕緣層) 202 於鍺半導體層 201 上，厚度約 12 奈米 (nm) 以做為閘極介電絕緣膜。

又如第 2C 圖所示，對該二氧化矽 (SiO_2) 層 (絕緣層) 202 與鍺半導體層 201 進行退火 (Annealing) 處理，此時溫度約以 400°C 的條件下進行退火處理。

再如第 2D 圖所示，混合二氣化碳氣體，氧化劑 1~10 vol.% 水，以及丙醇 (propyl alcohol)，且在溫度為 100°C 至 200°C ，壓力為 1000 至 3500psi 的條件下形成低溫超臨界流體 (Supercritical Fluid, SF)，且通入該超臨界流體至二氧化矽層 (絕緣層) 202 以及該鍺半導體層 201 的界面以進行反應，形成良好的二氧化鍺界面保護層。

最後如第 2E 圖所示，以熱蒸鍍法形成鋁薄膜 203A 於二氧化矽層 (絕緣層) 202 上以做為金氧半導體電容器的鋁薄膜上電極 203A，且以熱蒸鍍法形成鋁薄膜 203B 於鍺半導體層 201 的底部以做為金氧半導體電容器的鋁薄膜下電極 203B。

在前述的第 1 實施例與第 2 實施例中，亦可以電子槍蒸鍍厚度為 13 奈米 (nm) 的氧化鎵 (HfO_2) 絶緣層，可替代二氧化矽層 202 絶緣層以作為閘極介電層；實際上本發明所使用的絕緣層包括了金屬氧化物，矽氧化物以及鍺氧化物。

超臨界流體同時具有相似於液體與氣體的物理特性，使得超臨界流體具有高擴散係數、低表面張力

的特性，而能有效地滲入奈米微細結構，並避免造成任何結構上的破壞。此外，相似於液體的物理特性也同時使超臨界流體具有高溶解力、高傳輸力等特性而可以有效地將氧化劑(本發明為水(H_2O))可深入到達二氧化矽與鎢基材的界面進行反應，形成良好的界面保護層。

如第 3A 圖所示，為經過超臨界流體處理前的 SiO_2/Ge 界面的穿透式電子顯微鏡 (TEM) 影像圖。又如第 3B 圖所示，為經過超臨界流體處理後的 SiO_2/Ge 界面的穿透式電子顯微鏡 (TEM) 影像圖。比較兩者可以發現，經過超臨界處理的鎢表面具有更佳清晰與平整的界面層。

如第 4A 圖與第 4B 圖所示，顯示在不同頻率與量測溫度下，經過超臨界流體處理之電容—電壓關係圖。由第 4A 圖所示，顯示在室溫量測溫度，其反轉區電容(正偏壓區域)隨著量測頻率上升而下降。而在低頻(如於 10KHz)，其反轉電容的產生是由於少數載子經由鎢半導體之表面能態缺陷，透過熱激發所產生。但隨著量測頻率的增加，少數載子產生速率無法跟得上頻率響應而導致反轉電容逐漸下降。由第 4B 圖所示，將溫度下降至絕對溫度 80 度後，不論是否經過超臨界流體處理，其反轉電容並沒有明顯差異。亦可以驗證其反轉電容是由於少數載子經表面能態缺陷以熱激發的方式產生。所以當溫度下降後，其載子失去熱

能量而無法產生，因此即使在 10KHz 下的低頻，其反轉電容亦無法呈現。綜合第 4A 圖與第 4B 圖之結果，於室溫下經過超臨界流體處理之元件反轉電容下降，且速率較未經處理之元件速率快。可知經過超臨界流體處理後之元件，其表面能態缺陷減少，進而抑制了高頻反轉電容產生。

如第 5 圖所示「電容—電壓特性圖」中，熱退火處理後的樣累積電容值(正偏壓區域)最低。顯示退火對於鋅與絕緣層界面具有劣化的影響；而經過退火再加上超臨界流體處理，其累積電容值回復接近原始累積電容值。表示超臨界流體處理對鋅半導體界面層的劣化具有修補功效，可重建良好的鋅與絕緣層之界面層。另外，在右上方較小區域之「閘極漏電流比較圖」中，可以發現高溫熱退火製程會導致鋅-金氧半導體的漏電流上升的現象，而再經過超臨界流體處理後，閘極漏電流則顯著下降，甚至達到與未經本發明技術之任何處理所相差不多的程度。綜合「電容—電壓特性圖」以及「閘極漏電流比較圖」的結果，顯示出高溫熱退火製程會破壞鋅與絕緣層的界面，並可能造成鋅熱擴散進入絕緣層中形成新的漏電路徑。而經過超臨界流體處理的製程，將可以有效地重建良好的鋅界面層，並鈍化由鋅進行擴散所形成的缺陷。因此可以降低閘極漏電流。

而第 6 圖為以氧化鉻金氧半電容元件進行歐傑電

子能譜儀之鍵結分析圖。由該第 6 圖中可以發現，經過超臨界流體處理之後，Ge 3d(表示鍺元素之間的鍵結)明顯下降了 18.86%，而 GeO₂(界面能態缺陷密度較少的氧化鍺界面層)則大幅增加了 17.56%，說明了經過超臨界流體處理後，可以有效的對界面之鍺元素進行氧化，並形成品質良好之二氧化鍺界面保護層。也說明了超臨界流體處理技術具有能力可以穿透已先沉積的介電層，再利用流體分子所攜帶之氧化劑或氮化劑於界面進行反應。

本發明係為一種鍺-金氧場效電晶體(Ge-MOSFET)之元件製程技術，使用鍺半導體以及低壓化學汽相沈積二氧化矽(LPCVD SiO₂)做為閘極介電層於金氧半導體電容器(MOS Capacitor)結構中，且在該閘極介電絕緣層形成前或形成後，透過低溫超臨界流體(Supercritical Fluid, SF)處理的技術，再經高溫熱製程的循環步驟，可增加元件介面的品質，亦可修復經熱製程後的閘極漏電。而本發明於低溫下所形成的良好界面層，可有效地降低閘極介電層與鍺半導體表面之間的界面缺陷；因使用了低溫超臨界流體於鍺半導體通道層與閘極絕緣層間形成高品質的界面層，同時也可改善熱退火製程後劣化的閘極絕緣層品質。

以上所述僅為本發明之較佳實施例而已，並非用以限定本發明之申請專利範圍；凡其它未脫離本發明所揭示之精神下所完成之等效改變或修飾，均應包含

在下述之申請專利範圍內。

【圖式簡單說明】

第 1A 圖至第 1D 圖所示為本發明一種形成鎗半導體表面保護層的方法之第 1 實施例。

第 2A 圖至第 2E 圖所示為本發明一種形成鎗半導體表面保護層的方法之第 2 實施例。

第 3A 圖所示為經過超臨界流體處理前的 SiO_2/Ge 界面的穿透式電子顯微鏡影像圖。

第 3B 圖所示為經過超臨界流體處理後的 SiO_2/Ge 界面的穿透式電子顯微鏡影像圖。

第 4A 圖與第 4B 圖所示，顯示在不同頻率與量測溫度下，經過超臨界流體處理之電容—電壓關係圖。

第 5 圖所示為「電容—電壓特性圖」。

第 6 圖為以氧化鎗金氧半電容元件進行歐傑電子能譜儀之鍵結分析圖。

【主要元件符號說明】

101 鎗半導體層

102 二氧化矽層

103A 鋁薄膜上電極

103B 鋁薄膜下電極

201 鎗半導體層

202 二氧化矽層

I413185

203A 鋁薄膜

203B 鋁薄膜

申請修正日期：2013年8月2日

七、申請專利範圍：

1. 一種形成鋒半導體表面保護層的方法，至少包含：

以一磊晶技術進行一磊晶製程以形成一鋒半導體層；

以一低壓化學氣相沉積法形成一絕緣層於該鋒半導體層上以做為一閘極介電絕緣膜；

混合二氧化碳氣體，水以及丙醇以形成一超臨界流體，通入該超臨界流體至該絕緣層以及該鋒半導體層的一界面，使該界面形成一界面保護層；

以一熱蒸鍍法形成一鋁薄膜於該絕緣層上，且以該熱蒸鍍法形成該鋁薄膜於該鋒半導體層的底部，藉以形成該鋒半導體表面保護層的方法。

2. 如申請專利範圍第1項所述之形成鋒半導體表面保護層的方法，其中該鋒半導體層包含厚度約為2.5微米。

3. 如申請專利範圍第1項所述之形成鋒半導體表面保護層的方法，其中該絕緣層係由金屬氧化物，矽氧化物以及鋒氧化物的群組中所選出。

4. 如申請專利範圍第1項所述之形成鋒半導體表面保護層的方法，其中該超臨界流體係為在溫度為100°C至200°C，壓力為1000至3500psi的條件下。

5. 如申請專利範圍第1項所述之形成鋒半導體表面保護層的方法，其中該界面保護層包含二氧化鋒界面保護層。

6. 一種形成鎵半導體表面保護層的方法，至少包含：
以一磊晶技術進行一磊晶製程以形成一鎵半導體層；

以一低壓化學氣相沉積法形成一絕緣層於該鎵半導體層上以做為一閘極介電絕緣膜；

對該絕緣層與該鎵半導體層進行一退火處理；

混合二氧化碳氣體，水以及丙醇以形成一起臨界流體，通入該超臨界流體至該絕緣層以及該鎵半導體層的一界面，使該界面形成一界面保護層；

以一熱蒸鍍法形成一鋁薄膜於該絕緣層上，且以該熱蒸鍍法形成該鋁薄膜於該鎵半導體層的底部，藉以形成該鎵半導體表面保護層的方法。

7. 如申請專利範圍第 6 項所述之形成鎵半導體表面保護層的方法，其中該鎵半導體層包含厚度約為 2.5 微米。

8. 如申請專利範圍第 6 項所述之形成鎵半導體表面保護層的方法，其中該絕緣層係由金屬氧化物，矽氧化物以及鎵氧化物的群組中所選出。


9. 如申請專利範圍第 6 項所述之形成鎵半導體表面保護層的方法，其中該退火處理包含以 400°C 的條件下進行退火處理。

10. 如申請專利範圍第 6 項所述之形成鎵半導體表面保護層的方法，其中該超臨界流體係為在溫度為 100°C 至 200°C，壓力為 1000 至 3500psi 的條件下。


申請修正日期：2013 年 8 月 2 日

11. 如申請專利範圍第 6 項所述之形成鎵半導體表面保護層的方法，其中該界面保護層包含二氧化鎵界面保護層。


八、圖式：




第 1A 圖



第 1B 圖




第 1C 圖




第 1D 圖


I413185




第 2A 圖




第 2B 圖




第 2C 圖




第 2D 圖




第 2E 圖




第 3A 圖




第 3B 圖




第 4A 圖



第 4B 圖



第 5 圖



第 6 圖