

I313824

18年3月9日修正本

公告本  
修正本  
LP537-7

## 發明專利說明書

(本說明書格式、順序及粗體字，請勿任意更動，※記號部分請勿填寫)

※申請案號：94126932

※申請日期：94.8.9

※IPC分類：G06F 17/14, H04L 5/00  
(2006.01)

一、發明名稱：(中文/英文)

(2009年3月9日修正)

高產量管線式快速傅立葉轉換處理器

A HIGH-THROUGHPUT PIPELINED FFT PROCESSOR

二、申請人：(共 1 人)

姓名或名稱：(中文/英文)

國立交通大學

NATIONAL CHIAO TUNG UNIVERSITY

代表人：(中文/英文)

張俊彥/CHANG, CHUN-YEN

住居所或營業所地址：(中文/英文)

新竹市大學路 1001 號

1001 TA-HSUEH RD., HSINCHU, TAIWAN R.O.C.

國籍：(中文/英文)

中華民國/R.O.C

三、發明人：(共 2 人)

姓名：(中文/英文)

1. 李鎮宜/LEE, CHEN-YI

2. 林昱偉/LIN, YU-WEI

國籍：(中文/英文)

1. ~ 2. 中華民國/R.O.C

**四、聲明事項：**

主張專利法第二十二條第二項第一款或第二款規定之事實，其事實發生日期為：94年06月10日。

申請前已向下列國家（地區）申請專利：

【格式請依：受理國家（地區）、申請日、申請案號 順序註記】

有主張專利法第二十七條第一項國際優先權：

美國 2005.06.08 US 11/147,723

無主張專利法第二十七條第一項國際優先權：

主張專利法第二十九條第一項國內優先權：

【格式請依：申請日、申請案號 順序註記】

主張專利法第三十條生物材料：

須寄存生物材料者：

國內生物材料 【格式請依：寄存機構、日期、號碼 順序註記】

國外生物材料 【格式請依：寄存國家、機構、日期、號碼 順序註記】

不須寄存生物材料者：

所屬技術領域中具有通常知識者易於獲得時，不須寄存。

## 五、中文發明摘要：

本案提出一種應用於超寬頻(UWB)系統的管線快速傅立葉轉換(FFT)處理器，包括：用以實行基底-2(radix-2)FFT演算的第一模組、用以實行基底-8FFT演算的第二模組、用以實行基底-8FFT演算的第三模組、複數個共軛區塊(conjugate blocks)、一除法區塊以及複數個多工器。所提出之被稱為混合基底多路徑延遲迴授(Mixed-Radix Multi-Path Delay Feedback)的管線FFT結構係藉由使用多資料路徑配置而能夠提供較高的產量率，本案之處理器係使用高基底FFT演算法以降低複雜之乘法演算的數目

## 六、英文發明摘要：

The invention proposes a pipelined FFT processor for UWB system, comprising a first module for implementing radix-2 FFT algorithm; a second module is to realize radix-8 FFT algorithm; a third module is to realize radix-8 FFT algorithm; a plurality of conjugate blocks; a division block; and a plurality of multiplexers. The proposed pipelined FFT architecture called Mixed-Radix Multi-Path Delay Feedback (MRMDF) can provide higher throughput rate by using the multi-data-path scheme. The high-radix FFT algorithm is also realized in our processor to reduce the number of complex multiplications.

**七、指定代表圖：**

(一)本案指定代表圖為：第 1 圖。

(二)本代表圖之元件符號簡單說明：

無。

**八、本案若有化學式時，請揭示最能顯示發明特徵的化學式：**

無。

## 九、發明說明：

### 【發明所屬之技術領域】

本案係關於一種快速傅立葉轉換(FFT)處理器，特別是關於一種具有應用於高產量率之多路徑管線結構的快速傅立葉轉換處理器。

### 【先前技術】

超寬頻(UWB)通訊系統目前已成為無線個人區域網路(WPAN)在研究及發展上的焦點，其係在實際的多路徑環境下將10公尺距離、110百萬位元/秒的資料傳送速度提升為2公尺距離、480百萬位元/秒的速度。正交分頻多工(OFDM)係為802.15.3a標準化群組應用於建立超寬頻通訊系統下一實體層標準(physical-layer standard)的首選，以OFDM為基礎的UWB不僅在無須使用複合時域通道等化器(complex time-domain channel equalizer)之時間散亂(time-dispersive)式通道或頻率選擇式(frequency-selective)通道的情況下具有可靠的高資料傳輸率，其更能夠提供很高的光譜效率(spectral efficiency)。然而，由於由類比/數位轉換器至實體層之資料取樣率高達528百萬樣本/秒或更高，因此欲實現UWB系統的實體層是極為困難的，尤其是對於使用具有高計算複雜度之元件的超大型積體電路(VLSI)的配置方法來說更是如此。FFT/IFFT係為UWB系統之實體層中具有高計算複雜度的模組之一；UWB系統中128點FFT/IFFT的執行時間(execution time)僅為312.5ns。因此，如果使用傳統的方法，為了滿足UWB系統之嚴格規格，FFT/IFFT便會具有

78年3月19日修 正書換頁

修正本

極高的功率消耗和硬體成本。是故，本案提出一種具有應用於高產量率之新式多路徑管線結構的 FFT/IFFT 處理器，其係使用較高基底 (higher-radix)FFT 演算法、較少的記憶體及複合多工器以減少功率消耗和硬體成本。

### 【發明內容】

本案提出一種具有應用於高產量率之新式多路徑管線結構的 FFT 處理器，該 FFT 處理器係使用較高基底 FFT 演算法、較少的記憶體及複合多工器以減少功率消耗和硬體成本。

本案所提應用於 UWB 系統之管線 FFT 處理器包括：一第一模組、一第二模組、一第三模組、複數個共軛區塊、一除法區塊以及複數個多工器。

因此，本案所提之被稱為混合基底多路徑延遲迴授 (Mixed-Radix Multi-Path Delay Feedback) 的管線 FFT 結構係藉由使用多資料路徑架構而能夠提供較高的產量率；再者，藉由延遲迴授及資料排程方法的使用，MRMDF 中記憶體和複合多工器的硬體成本亦分別僅為習用之 FFT 處理器的 38.9% 及 47.2%。該處理器係使用高基底 FFT 演算法以降低複雜之乘法演算的數目。

### 【實施方式】

以下參考所附圖示進行本案較佳實施例之說明。

請參閱第 1 圖，其為本發明所提 128-點 FFT/IFFT 處理器之較佳實施例之方塊圖。如圖所示，應用於超寬頻 (UMB) 系統之管線快速傅立葉轉換 (FFT) 處理器包括：第一

18年3月19日修 正替換頁

修正本

共軛區塊，接收複數輸入資料；第一多工器，接收複數輸入資料及/或該第一共軛區塊之輸出資料；一第一模組，接收該第一多工器之輸出，於實行基底-2(radix-2)FFT演算後產生複數輸出資料；一第二模組，接收該第一模組所饋送之該等輸出資料，用以實行基底-8 FFT演算；一第三模組，接收該第二模組於實行基底-8 FFT演算後所饋送之輸出資料，用以實行基底-8 FFT演算；第二共軛區塊，接收該第三模組之輸出資料，以實行反快速傅立葉轉換(IFFT)；第二多工器，接收該第三模組之輸出資料，以實行快速傅立葉轉換(FFT)；以及一除法器，接收該第二共軛區塊之輸入資料並將其輸出資料輸出至該第二多工器。

接著參照第2圖，該第一模組更包括一暫存檔，用以儲存64複數資料；蝶形單元(butterfly unit, BU)，包括四個第一蝶形單元BU\_2，其係用以針對兩個輸入資料進行複數加法及複數減法的運算，由於該模組係使用基底-2 FFT演算，因此該蝶形單元BU會直到輸入序列x(n)及x(n+64)皆可利用時才啓動，其對應於信號流程圖(Signal Flow Graph, SFG)的第一階段。模組1中四個平行輸入序列的次序分別為in(4m)、in(4m+1)、in(4m+2)及in(4m+3)，其中m為0、1、……、31。因此，每條資料路徑上這兩個可利用的資料便被分成16個週期，當每個時脈週期內每條路徑的一輸入資料為可利用時。在初始的16個週期中，初始的64個資料係儲存於暫存檔中，而在下次的16個週期中，該蝶形單元BU的8個輸入資料x(i)及y(i)便分別

由暫存檔及輸入所接收，接著，該碟形單元 BU 根據基底 -2 FFT 演算產生輸出資料。同時，該碟形單元 BU 所產生之四個輸出資料  $X(i)$  係直接被饋送至模組 2，且另一四個輸出資料  $Y(i)$  則被儲存於暫存檔。在 32 個週期之後，這些資料  $Y(i)$  在被送至模組 2 之前會由暫存檔所讀取並被同時乘以擺動因數。一般來說，執行基底 -2 FFT 演算的四平行方法需要四個複合多工器，且複合多工器的使用率僅為 50%。本案提出一種新的方法以增加該使用率及減少複合多工器的數目，其詳細運作說明如下。當該碟形單元 BU 產生  $Y(i)$  時，兩個  $Y(i) \cdots Y(1)$  及  $Y(2)$  在  $Y(i)$  被儲存於暫存檔之前會先被乘以適當的擺動因數。在 32 個時脈週期之後，另兩個  $Y(i) \cdots Y(3)$  及  $Y(4)$  在資料  $Y(i)$  被饋送至模組 2 之前亦會被加乘。藉由重新排定複合加乘的時間，很明顯地可發現本案方法僅需要兩個複合多工器，如第 2 圖所示。使用本案所提出的方法能夠達到複合多工器 100% 的使用率。

請參閱第 3 圖，模組 2 包括四個第二碟形單元 BU\_8 結構及一個模組化複合多工器，該等四個第二碟形單元 BU\_8 係以相同方式運作，該等第二碟形單元 BU\_8 的結構係直接從 3-步驟基底 -8 FFT 演算而映射過來的，且該等第二碟形單元 BU\_8 中三個延遲元件的尺寸分別為 8、4 及 2 點。延遲元件的功能是儲存輸入資料直到其他的可用輸入資料為該第一碟形單元 BU\_2 運作所接收為止。在第一步驟及第二步驟中第一碟形單元 BU\_2 所產生之輸出資料被饋送至下一步驟

之前會被乘以一主要擺動因數  $1$ 、 $-j$ 、 $W_8^1$  或  $W_8^3$ ，這些擺動因數能夠有效率地被實行，但源自於第二碟形單元 BU\_8 之第三步驟中的四個輸出資料必須同時乘以模組複合化多工器中的次要擺動因數。

建立用以同時乘以不同之擺動因數的四個複數乘法器是不具效率的，修正後之複數乘法器的擺動因數是  $W_{64}^P(e^{\frac{-j2\pi p}{64}}) = X_P + j Y_P$ ，其中  $X_P = \cos(\frac{2\pi p}{64})$  及  $Y_P = \sin(\frac{2\pi p}{64})$  係為擺動因數的實部和虛部，且  $p$  為從  $1$  到  $49$ 。然而，本案僅需要九組常數值、區域 A 中的  $p=0$  至  $8$ ，這是因為其他七個區域的擺動因數能夠使用映射表而得到。實際上，由於第一組常數值  $(1, 0)$  是主要的，因此我們僅需要實行 A 區域中的八組常數值，藉由使用數個加法器及位移器能夠更有效率地實行這些常數值。

每條資料路徑中擺動因數之後的擺動因數排程係被映射至區域 A，很明顯地可以看出除了時間狹縫 2 及時間狹縫 3 之外，每個時間狹縫之四條路徑中的擺動因數具有不同值。在時間狹縫 2 及時間狹縫 3 之中，如果僅建立單一的常數乘法器 4 則會發生硬體衝突；因此，本案設計中使用額外的常數乘法器 4 以避免更多的花費。剛開始時，源自於第二碟形單元 BU\_8 之第三步驟的四個輸出序列被分成實部及虛部，每條路徑的資料係根據擺動因數的排程而被饋送至適當的常數乘法器。因此，藉由適當地交換實部和虛部並使用八組常數值以及根據映射表選擇適當的標誌，便能夠實行完整的常數乘法計算。本方法與四個複數乘法器相比能夠節省

大約 38% 的邏輯計算，同時本方法的運作表現亦與四個複數乘法器的運作表現相同。

根據本案一較佳實施例，使用  $0.18 \mu m$  單晶，六-金屬 CMOS 製程於  $1.76 \times 1.76 mm^2$  的核心區域之上以製作用於 UWB 系統的一測試晶片，其包括一 FFT/IFFT 處理器及一測試模組。所製作之 FFT 處理器的產量率高達 1G 樣本/秒，且消耗功率為  $175 mW$ 。而當其產量率滿足 UWB 標準之 FFT 產量率的 409.6M 樣本/秒時，功率損耗則為  $77.6 mW$ 。

本案得由熟知此技術之人士任施匠思而為諸般修飾，然皆不脫如附申請專利範圍所欲保護者。

#### 【圖式簡單說明】

第 1 圖係為本案所提 128-點 FFT/IFFT 處理器一較佳實施例的方塊圖；

第 2 圖係為本案較佳實施例之模組 1 的方塊圖；

第 3 圖係為本案較佳實施例之模組 2 的方塊圖；以及

第 4 圖係為本案較佳實施例之模組 3 的方塊圖。

第 94126932 號「高產量管線式快速傅立葉轉換處理器」專利案

(2009 年 3 月 9 日修正)

## 十、申請專利範圍：

1. 一種應用於超寬頻(UWB)系統的管線快速傅立葉轉換(FFT)處理器，包括：

第一共軛區塊，接收複數輸入資料；

第一多工器，接收複數輸入資料及/或該第一共軛區塊之輸出資料；

一第一模組，接收該第一多工器之輸出，於實行基底-2(radix-2)FFT 演算後產生複數輸出資料；

一第二模組，接收該第一模組所饋送之該等輸出資料，用以實行基底-8 FFT 演算；

一第三模組，接收該第二模組於實行基底-8 FFT 演算後所饋送之輸出資料，用以實行基底-8 FFT 演算；

第二共軛區塊，接收該第三模組之輸出資料，以實行反快速傅立葉轉換(IFFT)；

第二多工器，接收該第三模組之輸出資料，以實行快速傅立葉轉換(FFT)；以及

一除法器，接收該第二共軛區塊之輸入資料並將其輸出資料輸出至該第二多工器。

2. 如申請專利範圍第 1 項之管線快速傅立葉轉換處理器，其中該第一模組更包括：

一暫存檔，用以儲存 64 複數資料；

一蝶形單元(butterfly unit)，用以針對兩輸入資料進行

複數加法及複數減法；

二個複數乘法器；

二個唯讀記憶體(ROM)，用以儲存擺動因數(twiddle factors)；以及

複數個多工器。

3.如申請專利範圍第2項之管線快速傅立葉轉換處理器，其中該蝶形單元包括四個第一碟形單元(BU\_2)，用以針對兩輸入資料進行複數加法及複數減法。

4.如申請專利範圍第1項之管線快速傅立葉轉換處理器，其中該第二模組更包括：

四個第二碟形單元(BU\_8)；以及

一修正後之複數乘法器。

5.如申請專利範圍第4項之管線快速傅立葉轉換處理器，其中該等第二碟形單元(BU\_8)之每一者包括三個延遲元件，用以儲存輸入資料，三個延遲元件的尺寸分別為八、四及二點。


6.如申請專利範圍第1項之管線快速傅立葉轉換處理器，其中該第三模組更包括：

八個第二碟形單元(BU\_8)；以及


一修正後之乘法器。

98年5月9日修正本

## 十一、圖式：




第1圖



第2圖

第3圖



第4圖

