

I295802

公告本

發明專利說明書

(本說明書格式、順序及粗體字，請勿任意更動，※記號部分請勿填寫)

※申請案號：94137829

※申請日期：94.10.28

※IPC分類：G11C 15/00 (2006.01)

一、發明名稱：(中文/英文)

互斥狀態保持器(XOR-based conditional keeper)及其應用於比對線
(match line)架構

二、申請人：(共1人)

姓名或名稱：(中文/英文) 國立交通大學

代表人：(中文/英文) 張俊彥

住居所或營業所地址：(中文/英文)

新竹市大學路1001號

國籍：(中文/英文) 中華民國 TW

三、發明人：(共2人)

姓名：(中文/英文)

1、華重憲

2、彭奇偉

3、黃威

國籍：(中文/英文)

1、中華民國 TW

2、中華民國 TW

3、中華民國 TW

四、聲明事項：

主張專利法第二十二條第二項 第一款或 第二款規定之事實，其事實發生日期為：94年5月24日。

申請前已向下列國家（地區）申請專利：

【格式請依：受理國家（地區）、申請日、申請案號 順序註記】

有主張專利法第二十七條第一項國際優先權：

無主張專利法第二十七條第一項國際優先權：

主張專利法第二十九條第一項國內優先權：

【格式請依：申請日、申請案號 順序註記】

主張專利法第三十條生物材料：

須寄存生物材料者：

國內生物材料 【格式請依：寄存機構、日期、號碼 順序註記】

國外生物材料 【格式請依：寄存國家、機構、日期、號碼 順序註記】

不須寄存生物材料者：

所屬技術領域中具有通常知識者易於獲得時，不須寄存。

96年7月6日修(更)正本

五、中文發明摘要：

本發明係提供一種互斥狀態保持器(XOR-based conditional keeper)及其應用於比對線(match line)架構。本發明係以設置於狀態保持器內之互斥閘接收一與內容定址記憶胞(content addressable memory cell, CAM cell)組同步之時序訊號，並配合由浮動節點傳入之浮動訊號，產生一互斥控制訊號且傳入一P型電晶體中，以產生一資料訊號用以控制互斥狀態保持器，使此互斥狀態保持器得以在不同狀態下，恰當地執行相對應之作動，以取代單純僅有開與關之兩種模式，更將此互斥狀態保持器應用於內容定址記憶體中動態的比對線架構中，以使此動態比對線可達到兼具高抗雜訊能力、低功率損耗以及高處理速度之特性。同時，本發明中的互斥狀態保持器係可適用於所有動態電路(dynamic circuit)，尤其是高扇入電路(high fan-in circuit)之應用。

六、英文發明摘要：

I295802

年	月	日	修正替換頁
96. 7. 6			

七、指定代表圖：

(一)、本案代表圖為：第 五(a) 圖

(二)、本案代表圖之元件代表符號簡單說明：

50 反或內容定址記憶胞組

52 電晶體電路開關

54 互斥狀態保持器

541 互斥閘

542 P型電晶體

56 浮動節點

58 反向器

八、本案若有化學式時，請揭示最能顯示發明特徵的化學式：

九、發明說明：

【發明所屬之技術領域】

本發明係有關一種保持器及其應用於比對線(match line)架構，特別是有關一種互斥狀態保持器(XOR-based conditional keeper)及其應用於比對線架構。

【先前技術】

網際網路的形成是由網狀的網路連接點相互連接而成，其中網路連接點是由路由器(router)所構成，在相互傳遞訊息的過程中，是透過使用共同的協定，也就是 IP(internet protocol)，而內容定址記憶體(content addressable memory, CAM)就是一種特定用途的記憶體，在進行網路傳遞訊息時，可快速且大量地平行搜尋，且在搜尋的過程中，記憶體會同時將所有的數據與搜尋的關鍵字做一比較，最終，搜尋結果就是比對項的地址。為了保証搜尋的快速性，內容定址記憶體通常採用管線結構，每個時序周期都能啟動搜尋，運行速度可以維持在每一個時序周期搜尋一次。然而，與搜尋速度密切相關的是功率的消耗，因此，一個設計完善的內容定址記憶體所消耗的功率，係與其搜尋速度成正比，所以一個有效率的功率管理特性電路設計，在整個維持高速網路傳遞訊息的過程裡，扮演著十分關鍵的重要角色，而在習知的技術中，多為利用動態架構的比對線架構中的保持器來扮演功率管理、決定電路速度以及抗雜序能力的角色，但隨著網路協定由目前的 IPv4 將提昇到 IPv6，所需要進行比較的最多位元欄位亦由 IPv4 的 32 位元增加到 IPv6 的 128 位元，因而，比對線整體的消耗功率也逐漸變大。

I295802

年月日修正替換頁
96.7.6

一般而言，增加傳統保持器的尺寸雖可以增加對抗雜訊的能力，但卻會使得消耗功率上升，且也會造成電路速度被拖慢的問題。

以下，係將以圖示進一步分析習知動態架構的比對線架構及保持器設計，其中比對線最主要可分為反或(NOR)形式比對線、及(AND)形式比對線兩種，而保持器則可分為回饋保持器(feedback keeper)、弱保持器(weak keeper)兩種。

首先介紹的是有關習知比對線架構的技術，請同時參考第一(a)圖與第一(b)圖所示，其中第一(a)圖係為常見於反或形式內容定址記憶體中部分比對線電路架構示意圖，而第一(b)圖係詳細提供單一反或內容定址記憶胞之電路架構圖，在第一(a)圖之反或比對線的電路架構中，係由串聯之反或內容定址記憶胞組 11 連接一電晶體開關 13 與一反向器(inverter)15 而成，每一個反或內容定址記憶胞 111 係由一個反或內容定址記憶體 112 耦接在一下提 N 型電晶體(pull-down NMOS，Ndn)113 之源極上所構成。

而，單一之反或內容定址記憶胞之電路結構係如第一(b)圖所示，記憶體的部分係為以四個 N 型電晶體 171、172、173、174 與兩個反向器 191、192 進行耦接之結構，並將此記憶體耦接在一下提 N 型電晶體 175 之間極(gate)與源極(source)上，以形成一完整之反或內容定址記憶胞。

在及形式內容定址記憶體部分電路架構示意圖方面，則請同時參考第二(a)圖及第二(b)圖，其中，第二(a)圖係提供及比對線電路架構，而在第二(b)圖中更詳細表示出單一的及內容定址記憶胞之電路架構圖。

96. 7. 6

請先參考第二(a)圖所示，此及比對線電路架構亦由及內容定址記憶胞組 20 連接一電晶體電路開關 22 與一反向器 24 而成，惟其中的每一個及內容定址記憶胞 201 是由一個及內容定址記憶體 202 耦接在一下提 N 型電晶體 203 之源極上所構成。而上述之及內容定址記憶胞單體之電路結構係如第二(b)圖所示，記憶體的部分係為以四個 N 型電晶體 211、212、213、214 與兩個反向器 231、232 進行耦接之結構，但此記憶體僅耦接在一下提 N 型電晶體 215 之閘極上，以形成一完整之及內容定址記憶胞。

藉由上述之說明，可以了解習知最主要的兩種比對線架構，接著將提出有關於習知保持器架構的技術。眾所週知的，無論是反或比對線或及比對線，均多利用一般所習知的回饋保持器，或是弱保持器，首先，請參閱第三(a)圖與第三(b)圖所示，其係利用以反或比對線為架構，分別顯示利用回饋保持器以及弱保持器的電路架構示意圖，在第三(a)圖中比對線上係以串聯方式串接反或內容定址記憶體組 30，並連接一電晶體電路開關 32，而在此電路的末端係為一回饋保持器 34，其係由一 P 型電晶體所構成，最終並再連接一反向器 36；在第三(b)圖中比對線上亦係為串聯的反或內容定址記憶體組 31，連接一電晶體電路開關 33，而在此電路的末端係為一弱保持器 35，其係由一兩個耦接的 P 型電晶體 351、352 所構成，相同地，最終亦連接有一反向器 37。

而在及比對線的架構中，常見的保持器，除了回饋保持器與弱保持器外，更有以雙 N 型電晶體取代保持器功能之設計，請參閱第四(a)圖、第四(b)圖與第四(c)圖所顯示的電路架構示意圖，在第四(a)圖中比對線上係有串

96. 7. 6

聯的及內容定址記憶體組 400，並連接一電晶體電路開關 402，而在此電路的末端係為一回饋保持器 404，其係由一 P 型電晶體所構成，最終並再連接一反向器 406；在第四(b)圖中比對線上亦係有串聯的及內容定址記憶體組 410，連接一電晶體電路開關 412，而在此電路的末端係為一弱保持器 41，其係由一兩個耦接的 P 型電晶體 411、412 所構成，相同地，最終亦連接有一反向器 416；在第四(c)圖中，亦提出以串聯方式連接之及內容定址記憶體組 420 與一電晶體電路開關 422 連接的比對線架構，而在此電路的末端則以一雙 N 型電晶體 424 來取代習知保持器所提供的功能，最終，再連接一反向器 426。但是，無論是第四(a)圖中之回饋保持器、第四(b)圖中的弱保持器，還是第四(c)圖中的雙 N 型電晶體，由於均無法接收到一個與原始內容定址記憶胞組同步的時序訊號，因此，都會發生傳輸延遲(propagation delay)以及功率耗損的問題，當電路在評估階段(evaluation phase)下，若儲存的資料與搜尋的資料不吻合，理論上，下提 N 型電晶體應會將浮動節點(floating node)放電至接地電壓的狀態，但若下提 N 型電晶體無法有效地將浮動節點放電至接地電壓的狀態時，則保持器與下提 N 型電晶體將會同時開啟，但此作動將造成強大的直流電流，引起相當大的雜訊產生，此外，習知的保持器回饋路徑也會使得傳輸延遲的影響更為嚴重。

有鑑於上述習知技術所提出之保持器及其應用於比對線架構，如欲達到具有一定抵抗外界雜訊的能力要求，則勢必面臨到高功率消耗與電路速度遲緩的問題，本發明係特別針對上述之問題，提供一種互斥狀態保持器及其應用於比對線架構，以期能同時在高抗雜訊能力、低功率損耗以及高

年 月 日
96. 7. 6

處理速度三種條件中，取得一個最佳的表現，以有效解決習知技術中的困難。

【發明內容】

本發明之主要目的係在提供一種互斥狀態保持器，其係利用互斥邏輯控制保持器可在不同處理狀態中，適切地執行相對應的作動，取代原始保持器僅能控制開與關兩種作動之執行模式，在提高抗雜訊能力的前提下，仍可兼具低功率損耗、高處理速度的特徵。

本發明之另一目的，係在提供一種互斥狀態保持器及其應用於比對線架構，其係將互斥狀態保持器應用於比對線電路架構上，使此比對線可在不同電路系統狀態中，利用互斥狀態保持器適切地執行可相匹配的作動，取代僅以擴充保持器尺寸設計的方式，以達到在增加抗雜訊能力的同時，亦可保持低的功率損耗以及快速的處理速度。

本發明之再一目的係在提供一種互斥狀態保持器及其應用於比對線架構，其係將互斥狀態保持器應用於比對線的架構中，利用互斥狀態保持器接收與內容定址記憶胞組同步之時脈訊號，以避免傳輸延遲及產生大量雜訊的狀況。

本發明之又一目的係在提供一種互斥狀態保持器，其係可應用於所有的動態電路(dynamic circuit)中，並具有低功率損耗、高處理速度以及高抗雜訊之功能。

本發明之又一目的係在提供一種互斥狀態保持器及其應用於比對線架構，其係可應用於高扇入電路(high fan-in circuit)中，使在具有低功率

年月日修正替換頁
96.7.6

損耗、高處理速度的特徵下，更可兼備有高抗雜訊之能力。

為達到上述之目的，根據本發明所提供之一種互斥狀態保持器及其應用於比對線架構，其中，互斥狀態保持器係包含有一互斥閘，其係可接收動態電路的時序訊號與浮動訊號，以產生互斥控制訊號，並藉由一 P 型電晶體接收該互斥控制訊號後，產生資料訊號用以控制此互斥狀態保持器，使其得以動態電路在不同的處理狀態下，提供相對應的作動，以達到高處理速度、低功率消耗以及高抗雜訊的能力；此外，本發明更提出一種將此互斥狀態保持器設置於比對線架構之態樣，其係由複數串聯之內容定址記憶胞組連接至少一電晶體開關以及一互斥狀態保持器，其中由串聯之內容定址記憶胞組產生之時序訊號，經由電晶體開關傳送至互斥狀態保持器中，同時配合浮動節點輸入至互斥狀態保持器之浮動訊號，在互斥狀態保持器內，先由互斥閘產生相對應於動態電路狀態的互斥控制訊號，並輸出至 P 型電晶體中，再藉由此 P 型電晶體輸出對應於互斥控制訊號的資料訊號，使此互斥狀態保持器能在各種電路系統狀態下進行最適切的作動。

底下藉由具體實施例配合所附的圖式詳加說明，當更容易瞭解本發明之目的、技術內容、特點及其所達成之功效。

【實施方式】

在所有的動態電路中，尤其是高扇入電路架構，由於高扇入電路架構對於雜訊的敏感度相當高，過去常以增加保持器的尺寸來加強抵抗雜訊的能力，但相對的會對功率的消耗以及電路系統的處理速度增加負荷；而在網路通訊中，內容定址記憶體必須有快速且大量比較數據的能力，為一非

96. 7. 6
年 月 日修正替換頁
96. 7. 6

常重要的關鍵電路，因此，在針對處理速度以及功率的消耗上必須要能通過嚴格的要求；綜合上述電路的架構需求，均以高的抗雜訊能力、快速的處理速度以及低的功率損耗為最主要的設計訴求，而本發明所提供之互斥狀態保持器及其應用於比對線架構係可滿足此三要素之要求。以下係仔細敘述本發明之實施例，並佐以圖示詳加說明。

首先，請參閱第五(a)圖，提供將本發明之互斥狀態保持器應用於動態反或比對線電路架構示意圖，此係為本發明的第一實施例，其中，整體的動態反或比對線電路系統架構係由 m 個串聯的反或內容定址記憶胞組 50 連接至電晶體開關 52，藉由此電晶體開關 52 將串聯的反或內容定址記憶胞組 50 所產生的時序訊號同步地傳送到互斥狀態保持器 54 內，並配合接收到的浮動訊號，在此互斥狀態保持器 54 中先產生出互斥控制訊號，而後轉換為資料訊號傳送出，由互斥狀態保持器 54 所輸出的資料訊號，更可藉由連接在動態反或比對線電路上的反向器 58 以進行傳輸；而更根據本圖，第五(a)圖，所揭露之互斥狀態保持器 54，其包含有一互斥閘 541 及一 P 型電晶體 542，在互斥狀態保持器 54 中的訊號傳輸過程，係藉由互斥閘 541 同時接收來自浮動節點 56 所傳入的浮動訊號，以及來自動態電路中與串聯的反或內容定址記憶胞組 50 同步的時序訊號，經由互斥閘 541 依據不同浮動訊號與時序訊號的組合，而產生四種不同的互斥控制訊號並經由 P 型電晶體 542 傳出一相對應的資料訊號。有關於上述四種不同的互斥控制訊號，請參考下列表一所示，其中，在動態電路處於預充電的初階段，則互斥閘 541 接收到的浮動訊號將為低訊號且時序訊號亦為低訊號，則互斥閘 541 會做出

I295802

年月日修改號
96.7.6

開啟互斥狀態保持器 54 以加速預充電流程的判斷處理，立即輸出可及時反應需求的低互斥控制訊號；而在完成預充電且將進入評估階段的期間，由於此動態電路正處於最初的評估階段，互斥閘 541 所接收到的浮動訊號將為高訊號且時序訊號為低訊號，互斥閘 541 會做出避免衝擊表現的判斷處理，立即輸出可及時反應動態電路需求的高互斥控制訊號；而在浮動訊號為高訊號且時序訊號為高訊號時，表示此動態電路可能在進入評估階段的初期，在此時期中只要在互斥閘 541 延遲大於動態電路傳遞延遲的情況下，浮動節點 56 就會逐漸地昇壓至最終正確的電壓值，由於動態電路傳遞延遲的值相當的小，故，此時的互斥閘 541 會做出調節性開啟互斥狀態保持器 54 的低訊號，一方面增加動態電路抗雜訊的能力，另一方面則是等待浮動節點 56 一旦達到最終的目標儲存值後，才會再依照不同的訊號輸入以更改互斥狀態保持器 54 的作動；最終，在浮動節點 56 達到最終的目標儲存值時即表示已完全完成評估階段，因此，儲存於浮動節點 56 係為低訊號且時訊訊號為高訊號，則互斥閘 541 會做出關閉互斥狀態保持器 54 的判斷處理，立即輸出可及時反應動態電路需求的高互斥控制訊號。而在各種不同的動態電路狀態下，互斥閘 541 會輸出不同的互斥控制訊號至 P 型電晶體 542 中，再藉由 P 型電晶體 542 將相對應於這些互斥控制訊號的資料訊號傳出此互斥狀態保持器 54，並可經由反向器 58 再將訊號進行對外的傳輸。

表一

時序訊號	浮動訊號	互斥控制訊號, 相對應之作動
低	低	低, 加速預充電流程
低	高	高, 避免衝擊表現
高	低	高, 關閉互斥狀態保持器
高	高	低, 增加抗雜訊能力

接著，請參考第五(b)圖，圖中提供本發明中互斥狀態保持器內之其中一種互斥閘實施態樣之電路圖，其中，此電路包含三個電晶體組 51、53、55，每一電晶體組係由一 P 型電晶體 511、531、551 與一 N 型電晶體 512、532、552 耦接所構成，在第一電晶體組 51 中，其係與動態電路中的電晶體開關(未顯示於圖中)電連接以接收動態電路中的時序訊號；而第二電晶體組 53 與浮動節點(未顯示於圖中)電連接，以接收來自浮動節點所傳入的浮動訊號，且藉由第二電晶體組 53 與第一電晶體組 51 耦接，可將第一電晶體組 51 的時序訊號傳輸至第二電晶體組 53 中；另外，第三電晶體組 55 與第二電晶體組 53 耦接，除了可以接收到第二電晶體組 53 所接收到的浮動訊號，並可藉由第二電晶體組 53 與第一電晶體組 51 的耦接關係，同時接收到來自動態電路的時序訊號，而產生上述所提及之可隨動態電路狀態變化而即時改變的互斥控制訊號。

在不同的動態比對線電路狀態下，互斥狀態保持器可產生不同的訊

號，以控制相對的作動，而在動態比對線電路中的互斥控制訊號與其他訊號之時序將於第六圖中顯示，請參考第六圖所示，其係揭示出應用互斥狀態保持器的反或比對線電路架構的時序圖(timing diagram)，當互斥狀態保持器的反或比對線的電路系統在最初的預充電狀態下，互斥狀態保持器將開啟以對浮動節點進行充電，進入評估階段後，若搜尋的資料與儲存值相同，則浮動節點將會保持在高邏輯，並且互斥狀態保持器將會調節性地開啟以增加電路系統對雜訊的抵抗能力，然而，若搜尋的資料與儲存值不符時，則比較電路將會開始對浮動節點進行放電，同時，互斥狀態保持器也將會關閉。由以上的作動描述可得知，應用互斥狀態保持器的動態比對線電路架構，可透過互斥狀態保持器在不同的電路系統狀態下，有效且即時地改變整個電路系統的作動，以達到快速的處理速度，並且節省功率的損耗。

以上提供之實施例係為本發明的主要精神，接著，將提出三個以 64 位元的反或形式比對線電路系統架構為主體，但分別設置有習知的回饋保持器、習知的弱保持器，以及本發明所揭露之互斥狀態保持器。以下，將介紹此三種具有不同保持器之比對線電路系統架構之各種特性比較。

首先，針對抗雜訊能力(noise tolerance)的比較，雖然在習知的觀念裡，保持器的強度與其尺寸為正比的關係，然，在真實的情況中，相同的保持器尺寸下，實際的保持器強度卻與保持器的架構型態有關。在以廣泛使用的雜訊單位增益(Uncertainty Noise Gain, UNG)方法進行測試後，請參考第七(a)圖、第七(b)圖以及第七(c)圖，此三圖顯示出以雜訊單位增益為橫

96. 7. 6

軸，縱軸則分別為搜尋時間、功率消耗以及能量消耗的曲線圖，無論在搜尋時間、功率消耗或是能量消耗的比較上，均可以十分明顯地看出互斥狀態保持器具有不受雜訊干擾影響的特性，在雜訊測試所採用的 855 至 885 毫伏特雜訊範圍間，就搜尋時間而言，本發明的互斥狀態保持器可維持在 70 漢秒(picosecond)以下，就功率消耗而言，在此測試範圍中，本發明的互斥狀態保持器可維持在 45 微瓦左右，而就能量的消耗而言，本發明的互斥狀態保持器可維持在 3 飛焦耳(feijoule)附近，與習知的保持器比較，著實有相當優異的表現。

接續，請參考第八(a)圖、第八(b)圖以及第八(c)圖，此三圖中係為以經由上述的雜訊單位增益方法所得到在 870 毫伏特之數據為例，將三種具有不同保持器的比對線電路系統架構在搜尋時間、功率消耗以及能量消耗的比較結果上，以直條圖顯示出三者的差異性，其中，在搜尋時間的比較上，本發明的互斥狀態保持器較習知的回饋保持器可縮短 22.9% 的延遲，且較習知的弱保持器可縮短 27.7% 的延遲，而在功率消耗的比較上，本發明的互斥狀態保持器較習知的回饋保持器可節省 10.5% 的損耗，且較習知的弱保持器可節省 10.7% 的損耗，在能量消耗的比較上，本發明的互斥狀態保持器較習知的回饋保持器可節省 31% 的損耗，且較習知的弱保持器可節省 34.5% 的損耗。

另外，請參考第九圖所示，係提供以搜尋一位元資料，且發生在搜尋資料與儲存值不符合的情形下，其雜訊強度為 870 毫伏特時之波形圖(waveform)，互斥狀態保持器與回饋保持器在頂端的面積差異十分微小，

而就本測試所使用的 64 位元反或形式比對線電路系統架構中，互斥狀態保持器的頂端面積約縮小了 1.45%，而在 32 位元與 128 位元的反或形式比對線電路系統架構中，互斥狀態保持器的頂端面積分別約縮小了 2.67% 以及 0.8%，意即本發明的互斥狀態保持器係可以在一定的雜訊影響中，提供比習知保持器為低的功率消耗。

介紹完以動態反或形式比對線電路系統架構為主體的各種不同保持器之特性，接著將再繼續介紹以動態及形式比對線電路系統架構為主體的各種不同保持器之特性，由於上述動態反或形式比對線電路系統架構係為寬扇入(wide fan-in)電路，而動態及形式比對線電路系統架構係為深扇入(deep fan-in)電路，因此，為了消除電荷共享效應(charge sharing effect)，通常會使用保持器的設計，請同時參考第四(a)圖、第四(b)圖、第四(c)圖以及第十圖所示，於動態及形式比對線電路系統架構中，第四(a)圖與第四(b)圖係提供使用保持器設計之電路系統架構，分別是微習知的回饋保持器 404 以及弱保持器 414，而在第四(c)圖中則提供以雙 N 型電晶體 424 取代保持器之應用，均是為了達到消除電荷共享效應的目的，而在第十圖中，係提供應用本發明之互斥控制保持器 64 之及形式比對線電路系統之架構示意圖。

眾所週知的，在固定的搜尋時間限制下，若欲以保持器的設計以降低雜訊的干擾，增大保持器的尺寸是不可避免的手段，但增加保持器尺寸勢必使比較電路的尺寸隨之增加，將造成波形圖中的頂端面積增加，且同時會面臨到更大的功率消耗。為了讓具有不同保持器的動態及形式比對線電

96.7.6

路系統架構的特徵更加容易明瞭，在下一段落裡，將利用與上述相同之雜訊單位增益方法與手段，提出回饋保持器、弱保持器、雙 N 型電晶體以及互斥狀態保持器四種不同保持器之特徵在不同的雜訊干擾下的比較。

在進行雜訊單位增益方法時，所使用的係為 8 位元的及形式比對線電路系統架構，最終的測試結果請參考第十一(a)圖、第十一(b)圖以及第十一(c)圖所示，係以雜訊單位增益為橫軸，縱軸則分別為搜尋時間、功率消耗以及能量消耗的曲線圖，與在動態反或形式比對線電路系統架構的測試結果相同，係為以應用互斥狀態保持器的比對線電路系統架構之搜尋時間為最短，由第十一(a)圖所提供的數據可知，其搜尋時間約在 40 漠秒，且具有最低的功率與能量消耗，實際的數據係可由第十一(b)圖及第十一(c)圖得知，其功率消耗不超過 16.5 微瓦、能量消耗大約在 0.65 飛焦耳左右。

同時，選擇以 810 毫伏特的固定雜訊為比較條件，將四種不同保持器的特徵做比較，請參考第十二(a)圖、第十二(b)圖以及第十二(c)圖，可得知互斥狀態保持器在搜尋時間的表現上，可較回饋保持器縮短了約 19.2% 的搜尋時間、而較弱保持器縮短了約 27.1% 的搜尋時間、且較雙 N 型電晶體縮短了約 16.3% 的搜尋時間；在功率消耗的比較上，互斥狀態保持器約分別較回饋保持器、弱保持器、雙 N 型電晶體節省了 3.5%、8.5%、8.9% 的功率；最後，在能量消耗的比較上，則互斥狀態保持器可提供較回饋保持器、弱保持器、雙 N 型電晶體節省 22.1%、33.3%、23.8% 的能量。

然而，與動態反或形式比對線電路系統架構不同，在動態及形式比對線電路系統架構中，唯有在搜尋的資料與儲存的值完全相符時，比較電路

年 月 日
96. 7. 6

才會將浮動節點放電至接地電壓。因此，在第十三圖係提供在搜尋 8 位元資料，且為在搜尋資料與儲存值相符合的情形下，雜訊強度為 810 毫伏特時之波形圖，互斥狀態保持器的頂端面積與回饋保持器、弱保持器及雙 N 型電晶體相比，約節省 1.8%、1.0% 與 2.5%，在上述的比較結果中，係由固定尺寸的比較電路與增加尺寸的保持器或是雙 N 型電晶體所推演而得的。以上，係藉由雜訊單位增益的方法，證實了互斥狀態保持器在一定的雜訊強度下，其優秀的特性不單只表現在傳遞延遲的能力上，更充分顯露於節省功率的功能。

下一步，將以一固定的搜尋時間來檢視保持器的功率消耗，一般為了縮段搜尋時間，必須增加比較電路的尺寸設計，因此，更多的雜訊與更大的功率消耗將視為理所當然的負擔。故，在固定保持器與雙 N 型電晶體的尺寸前提之下，增加比較電路的設計尺寸，請參考第十四圖所示之功率消耗對搜尋時間的曲線圖，其中所測試的仍是為 8 位元的動態及形式比對線電路系統架構，基於相同的搜尋時間下，互斥狀態保持器係具有最短的搜尋時間，舉例說明，在 54.5 漠秒的搜尋時間上，相對於習知的保持器與雙 N 型電晶體，互斥狀態保持器係可節省約 20.6%、11.3% 的功率，更甚者，在雜訊為 810 毫伏特的情形下，採用互斥狀態保持器的動態及形式比對線電路系統架構係較利用傳統保持器具有更良好的表現，且在雜訊為 784、786 毫伏特的情形下，採用互斥狀態保持器的動態及形式比對線電路系統架構係較利用雙 N 型電晶體有更良好的表現。

至此，有關於本發明所提出的互斥狀態保持器及其應用於比對線架構

96.7.6 修正替換頁

的特徵與能力已說明完畢。因此，可歸納出本發明具有以下的優點：第一，本發明所提出的互斥狀態保持器在無須藉由增加保持器尺寸的前提下，在電路的應用上更加具有設計的彈性；第二，本發明的互斥狀態保持器因具有隨不同電路系統狀態而改變的控制能力，有別於習知的保持器僅能以開與關兩種控制模式，不但可有效提高比對線在進行處理時之抗雜訊功能，同時亦可兼顧高的處理速度與低的功率損耗；第三，本發明的互斥狀態保持器應用於比對線中，由於可及時獲得與電路系統中內容定址記憶胞組同步的時序訊號，不只可消除傳遞延遲的顧慮，更可有效地降低功率的損耗；最後，本發明之互斥狀態保持器除了可應用於比對線的電路架構外，更因為其係具備有高度抗雜訊的能力，適合應用於所有動態電路中，尤其更是相當適用於雜訊敏感度極高的高扇入電路。

而以下將提出本發明之另一實施例，係以利用台灣積體電路製造股份有限公司(TSMC)中 0.13 微米技術之互補金氧半導體(complementary metal-oxide semiconductor, CMOS)製程，完成一可實現的及比對線封包過濾(packet filter, PF)式之蜂巢式數位封包數據系統(cellular digital packet data, CDPD)，藉由此系統以比較本發明之互斥狀態保持器與習知保持器在實際網際網路封包技術上應用之特徵差異性。

請參考第十五圖所示，提供一比較應用不同保持器的及比對線封包過濾式之蜂巢式數位封包數據(PF-CDPD)系統 70 中，由於已知可將一個 256 字元數 x128 位元數的三元內容定址記憶體(ternary CAM, TCAM)拆解為兩個 256 字元數 x64 位元數的三元內容定址記憶體次陣列(sub-array)72 組

年 月 日修正替換頁
96. 7. 6

合，因此，本圖中係提供由此三元內容定址記憶體次陣列組 74 以重複 8 階 (8-stage)的形式，且每一階是由 8 位元扇入電路組成的架構，並應用本發明之互斥狀態器以構成第一三元內容定址記憶體架構；而在第二三元內容定址記憶體架構(未顯示於圖中)中，係為每一比對線的次陣列中以 11 階的封包過濾式之蜂巢式數位封包數據系統，其中，在此封包過濾式之蜂巢式數位封包數據系統之第一階是由一 4 位元扇入電路組成，而其餘各階則由 6 位元的扇入電路組成，且所有封包過濾式之蜂巢式數位封包數據電路中所應用的保持器均為習知保持器的架構；最後，在第三三元內容定址記憶體架構(未顯示於圖中)中，係為每一比對線的次陣列中以 8 階的封包過濾式之蜂巢式數位封包數據系統，其中，每一階則由 8 位元的扇入電路組成，且所有封包過濾式之蜂巢式數位封包數據電路中所應用的保持器均為習知保持器的架構。

利用以上三種三元內容定址記憶體架構所形成之封包過濾式之蜂巢式數位封包數據電路系統，在搜尋過程中進行搜尋時間、功率消耗的比較，並且，搜尋時間將定義為只有在資料符合時，自比對線之預充電訊號為高訊號至比對線輸出訊號為高訊號所需的時間。請參考第十六圖，此圖係提供上述三種的三元內容定址記憶體架構所形成之封包過濾式之蜂巢式數位封包數據電路系統之波形圖，且曲線(a)為比對線預放電電壓曲線、曲線(b)為第一系統電壓曲線、曲線(c)為第二系統電壓曲線以及曲線(d)為第三系統電壓曲線，其中，利用互斥保持器之第一系統，可較第二系統節省約 37.8%的搜尋時間，而可較第三系統節省約 31.9%的搜尋時間；而在功率的

96. 7. 6

消耗上，第一系統與第二系統以及第三系統比較時，分別可節省下 15.6% 與 18.2% 的功率。可使得應用互斥狀態保持器的系統可具有較為快速的處理速度及有效節省功率消耗的原因，第一，由於互斥狀態保持器可在比對線進入評估階段的初期提供一關閉保持器的操作窗口，因此，可有效地縮短搜尋的時間；第二，因為在相同的搜尋時間條件下，互斥狀態保持器所需的比較電路尺寸較習知保持器所需的比較電路尺寸為小，故，較小的比較電路尺寸可有效地節省空間，更可降低包含有比對線電容、搜尋線電容之切換電容；第三，電荷共享效應亦可因為互斥狀態保持器的應用，而有效地減弱其造成的影响。

另外，本發明亦提供一種將互至狀態器應用於比對線中的架構，在藉由 0.13 微米之互補金氧半導體製程的製作手法應用，所獲得之比對線在一定的雜訊干擾前提下，如於 870 毫伏特的雜訊中，可有效地縮段搜尋時間並降低功率的消耗，而更證明在 64 位元的反或比對線架構中，與擴大尺寸的習知保持器及習知的弱保持器比較，可減少 31% 與 34.5% 的能量損耗，且更節省下 1.45% 的內容定址記憶體字元架構；而同時也在及比對線架構的應用中，進行與習知保持器、弱保持器與雙 N 型電晶體的比較，具有互斥狀態保持器的及比對線不但具有 1.0-1.8% 的能量消耗降低量，在雜訊容忍測試的表現上，明顯地優於使用其他保持器之比對線表現，同時，在相同的搜尋時間條件下，本發明亦可提供最低的面積成本。

以上所述係藉由實施例說明本發明之特點，其目的在使熟習該技術者能瞭解本發明之內容並據以實施，而非限定本發明之專利範圍，故，凡其

他未脫離本發明所揭示之精神所完成之等效修飾或修改，仍應包含在以下所述之申請專利範圍中。

【圖式簡單說明】

第一(a)圖為習知反或形式內容定址記憶體中部分比對線電路架構示意圖。

第一(b)圖為習知反或內容定址記憶體單一細胞電路架構圖。

第二(a)圖為習知及形式內容定址記憶體中部分比對線電路架構示意圖。

第二(b)圖為習知及內容定址記憶體單一細胞電路架構圖。

第三(a)圖為習知反或內容定址記憶體之回饋保持器比對線電路架構示意圖。

第三(b)圖為習知反或內容定址記憶體之弱保持器比對線電路架構示意圖。

第四(a)圖為習知及內容定址記憶體之回饋保持器比對線電路架構示意圖。

第四(b)圖為習知及內容定址記憶體之弱保持器比對線電路架構示意圖。

第四(c)圖為習知及內容定址記憶體之雙 N 型電晶體比對線電路架構示意圖。

第五(a)圖為本發明之互斥狀態保持器應用於動態反或內容定址記憶體比對線電路架構示意圖。

第五(b)圖為本發明互斥狀態保持器之中一種內部電路圖。

第六圖為本發明之互斥狀態保持器應用於動態反或內容定址記憶體比對線電路時序圖。

第七(a)圖至第七(c)圖為應用互斥狀態保持器、回饋保持器以及弱保持器之動態反或內容定址記憶體比對線電路架構分別進行雜訊單位增益對搜尋

時間、功率消耗以及能量消耗之測試結果曲線圖。

第八(a)圖至第八(c)圖為應用互斥狀態保持器、回饋保持器以及弱保持器之動態反或內容定址記憶體比對線電路架構分別進行雜訊單位增益對搜尋時間、功率消耗以及能量消耗之測試結果直條圖。

第九圖為應用互斥狀態保持器、回饋保持器以及弱保持器之動態反或內容定址記憶體比對線電路架構在固定雜訊(870 毫伏特)下之波形圖。

第十圖為本發明之互斥狀態保持器應用於動態及內容定址記憶體比對線電路架構示意圖。

第十一(a)圖至第十一(c)圖為應用互斥狀態保持器、回饋保持器、弱保持器以及雙 N 形電晶體之動態及內容定址記憶體比對線電路架構分別進行雜訊單位增益對搜尋時間、功率消耗以及能量消耗之測試結果曲線圖。

第十二(a)圖至第十二(c)圖為應用互斥狀態保持器、回饋保持器、弱保持器以及雙 N 形電晶體之動態及內容定址記憶體比對線電路架構分別進行雜訊單位增益對搜尋時間、功率消耗以及能量消耗之測試結果直條圖。

第十三圖應用互斥狀態保持器、回饋保持器以及弱保持器之動態及內容定址記憶體比對線電路架構在固定雜訊(810 毫伏特)下之波形圖。

第十四圖為回饋保持器、雙 N 型電晶體、互斥狀態保持器比對線電路架構之消耗功率對搜尋時間曲線圖。

第十五圖為本發明應用於 256x128 位元之三元內容定址記憶體電路架構示意圖。

第十六圖為本發明應用於 256x128 位元之三元內容定址記憶體電路架構之

I295802

年月日修改點檢員

96.7.6

波形圖。

【主要元件符號說明】

11 反或內容定址記憶胞組

111 反或內容定址記憶胞

112 反或內容定址記憶體

113 下提N型電晶體

13 電晶體開關

15 反向器

171、172、173、174 N型電晶體

175 下提N型電晶體

191、192 反向器

20 及內容定址記憶胞組

201 及內容定址記憶胞

202 及內容定址記憶體

203 下提N型電晶體

22 電晶體開關

24 反向器

211、212、213、214 N型電晶體

215 下提N型電晶體

231、232 反向器

30 反或內容定址記憶胞組

32 電晶體電路開關

I295802

年月日修正替換頁

96.7.6

34 回饋保持器

36 反向器

31 反或內容定址記憶胞組

33 電晶體電路開關

35 弱保持器

351、352 P型電晶體

37 反向器

400 及內容定址記憶胞組

402 電晶體電路開關

404 回饋保持器

406 反向器

410 及內容定址記憶胞組

412 電晶體電路開關

41 弱保持器

411、412 P型電晶體

416 反向器

420 及內容定址記憶胞組

422 電晶體電路開關

424 雙N型電晶體

426 反向器

50 反或內容定址記憶胞組

I295802

年 月 日修正替換頁
96. 7. 6

52 電晶體電路開關

54 互斥狀態保持器

541 互斥閘

542 P型電晶體

56 浮動節點

58 反向器

51、53、55 電晶體組

511、531、551 P型電晶體

512、532、552 N型電晶體

60 及內容定址記憶胞組

62 電晶體開關

64 互斥狀態保持器

641 互斥閘

642 P型電晶體

66 浮動節點

68 反向器

70 及比對線封包過濾式之蜂巢式數位封包數據系統

72 256字元數x64位元數的三元內容定址記憶體次陣列

74 三元內容定址記憶體次陣列組

年 月 日修正替換頁
96. 7. 6

十、申請專利範圍：

1. 一種互斥狀態保持器(XOR-based conditional keeper)，其係與複數內容定址記憶體(content addressable memory, CAM)細胞及至少一電晶體開關電連接，該互斥狀態保持器係包括：
 - 一互斥閘(XOR gate)，係分別與該電晶體開關及一浮動節點(floating node)電連接，該互斥閘係接收該電晶體開關所輸入與該等內容定址記憶胞同步之一時序訊號，並經由該浮動節點傳入一浮動訊號，以產生一互斥控制訊號；以及
 - 一P型電晶體，係電連接於該互斥閘並接收該互斥控制訊號，以產生一資料訊號。

2. 如申請專利範圍第1項所述之互斥狀態保持器，其中，該互斥閘之電路架構包括：

- 一第一電晶體組，其係與該電晶體開關電連接，可用以接收該時序訊號；
- 一第二電晶體組，其係與該浮動節點電連接，以傳輸該浮動訊號，且該第二電晶體組與該第一電晶體組耦接，係可傳輸該時序訊號；以及
- 一第三電晶體組，其與該第二電晶體組耦接，以接收該時序訊號與浮動訊號，並產生該互斥控制訊號。

3. 如申請專利範圍第2項所述之互斥狀態保持器，其中，該第一電晶體組、第二電晶體組以及第三電晶體組係分別由一P型電晶體與一N型電晶體所構成。

4. 如申請專利範圍第1項所述之互斥狀態保持器，其中，輸入該互斥閘之

該時序訊號為低訊號，且該浮動訊號為低訊號，則該互斥閘輸出該互斥控制訊號係使該 P 型電晶體輸出之該資料訊號可加快預充電(pre-charge)流程速度。

5. 如申請專利範圍第 1 項所述之互斥狀態保持器，其中，輸入該互斥閘之該時序訊號為低訊號，且該浮動訊號為高訊號，則該互斥閘輸出該互斥控制訊號係使該 P 型電晶體輸出之該資料訊號可在最初期之評估階段(evaluation)避免衝擊(impact)產生。

6. 如申請專利範圍第 1 項所述之互斥狀態保持器，其中，輸入該互斥閘之該時序訊號為高訊號，且該浮動訊號為低訊號，則該互斥閘輸出該互斥控制訊號係使該 P 型電晶體輸出之該資料訊號可關閉該互斥狀態保持器。

7. 如申請專利範圍第 1 項所述之互斥狀態保持器，其中，輸入該互斥閘之該時序訊號為高訊號，且該浮動訊號為高訊號，則該互斥閘輸出該互斥控制訊號係使該 P 型電晶體輸出之該資料訊號可加強抗雜訊(noise immunity)之能力。

8. 如申請專利範圍第 1 項所述之互斥狀態保持器，其中，該 P 型電晶體所輸出之該資料訊號，可經由一反向器(inverter)在改變該資料訊號之極性後輸出。

9. 如申請專利範圍第 1 項所述之互斥狀態保持器，其中，該互斥狀態保持器係可應用於所有動態電路(dynamic circuit)中。

10. 如申請專利範圍第 1 項所述之互斥狀態保持器，其中，該互斥狀態保持器係可應用於高扇入電路(high fan-in circuit)中。

11. 一種比對線(match line)架構，包括：

複數內容定址記憶胞，每一該等內容定址記憶胞係由一內容定址記憶體及一 N 型電晶體構成，且該等內容定址記憶胞係為串聯方式電連接並產生同步之一時序訊號；

至少一電晶體開關，其係與該等內容定址記憶胞電連接，以傳輸該時序訊號；以及

一互斥狀態保持器，係與該等內容定址記憶胞及該電晶體開關電連接，該互斥狀態保持器係包含：

一互斥閘，係與一浮動節點連接，以接收一浮動訊號及該時序訊號，並產生一互斥控制訊號；以及

一 P 型電晶體，接收該互斥控制訊號並產生一資料訊號。

12. 如申請專利範圍第 11 項所述之比對線架構，其中，該內容定址記憶體係可為 NOR 型內容定址記憶體。

13. 如申請專利範圍第 11 項所述之比對線架構，其中，該內容定址記憶體係可為 AND 型內容定址記憶體。

14. 如申請專利範圍第 11 項所述之比對線架構，其中，該內容定址記憶體係可為 NAND 型內容定址記憶體。

15. 如申請專利範圍第 11 項所述之比對線架構，其中，該互斥閘之電路架構包括：

一第一電晶體組，其係與該電晶體開關電連接，可用以接收該時序訊號；

一第二電晶體組，其係與該浮動節點電連接，以傳輸該浮動訊號，且該第

I295802

年月日修改更換頁
96. 7. 6

二電晶體組與該第一電晶體組耦接，係可傳輸該時序訊號；以及一第三電晶體組，其與該第二電晶體組耦接，以接收該時序訊號與浮動訊號，並產生該互斥控制訊號。

16. 如申請專利範圍第 15 項所述之比對線架構，其中，該第一電晶體組、第二電晶體組以及第三電晶體組係分別由一 P 型電晶體與一 N 型電晶體所構成。


17. 如申請專利範圍第 11 項所述之比對線架構，其中，輸入該互斥閘之該時序訊號為低訊號，且該浮動訊號為低訊號，則該互斥閘輸出該互斥控制訊號係使該 P 型電晶體輸出之該資料訊號可加快預充電流程速度。

18. 如申請專利範圍第 11 項所述之比對線架構，其中，輸入該互斥閘之該時序訊號為低訊號，且該浮動訊號為高訊號，則該互斥閘輸出該互斥控制訊號係使該 P 型電晶體輸出之該資料訊號可在最初期之評估階段避免衝擊產生。

19. 如申請專利範圍第 11 項所述之比對線架構，其中，輸入該互斥閘之該時序訊號為高訊號，且該浮動訊號為低訊號，則該互斥閘輸出該互斥控制訊號係使該 P 型電晶體輸出之該資料訊號可關閉該互斥狀態保持器。

20. 如申請專利範圍第 11 項所述之比對線架構，其中，輸入該互斥閘之該時序訊號為高訊號，且該浮動訊號為高訊號，則該互斥閘輸出該互斥控制訊號係使該 P 型電晶體輸出之該資料訊號可加強抗雜訊之能力。


21. 如申請專利範圍第 11 項所述之比對線架構，其中，該 P 型電晶體所輸出之該資料訊號，可經由一反向器在改變該資料訊號之極性後輸出。




第一(a)圖 (先前技術)

I295802

第一(b)圖（先前技術）







第二(a)圖（先前技術）


I295802

第二(b)圖（先前技術）






第三(a)圖（先前技術）




第三(b)圖（先前技術）


I295802




第四(a)圖（先前技術）



第四(b)圖（先前技術）




第四(c)圖（先前技術）




第五(a)圖

I295802

第五(b)圖




I295802



第六圖

I295802


年月日修正替換頁
96.7.6 +



第七(a)圖

I295802


96. 7. 6
96. 7. 6 諸正修正換頁



第七(b)圖

I295802


96.7.6



第七(c)圖

I295802


96. 7. 6 日修正替換頁



第八(a)圖

回饋保持器 強保持器 互斥狀態保持器

I295802




回饋保持器 与保持器 互斥狀態保持器

第八(b)圖


I295802

96. 7. 6 曆修工時換頁




第八(c)圖

能重減耗，能減耗




第九圖
時間，奈秒



第十圖

I295802


年月日修正替換頁
96.7.6



第十一(a)圖

I295802


年月日修正替換
96.7.6



第十一(b)圖

I295802


96. 7. 6



第十一(c)圖


I295802

96. 7. 6



圖二(a)圖


I295802




第十二(b)圖

I295802

96. 7. 6 年月修正替換頁




第十二(c)圖




第十三圖

I295802

年月日修正替換頁
96.7.6




第十四圖



第十五圖

72

74



第十六圖