

# 發明專利說明書

(本說明書格式、順序及粗體字，請勿任意更動，※記號部分請勿填寫)

※申請案號：P313288P

※申請日期：P3-10-29

※IPC 分類：H01L 21/473

## 一、發明名稱：(中文/英文)

以快速升溫方式成長之氧化層

## 二、申請人：(共 1 人)

姓名或名稱：(中文/英文)

國立交通大學 / National Chiao Tung University

代表人：(中文/英文) 張俊彥 / Chun-Yen Chang

住居所或營業所地址：(中文/英文)

新竹市大學路 1001 號 / 1001 Ta Hsueh Rd., Hsinchu,  
Taiwan

國籍：(中文/英文) 中華民國

## 三、發明人：(共 2 人)

姓名：(中文/英文)

1. 張國明

2. 楊文誌

國籍：(中文/英文)

1. 中華民國

2. 中華民國

四、聲明事項：

主張專利法第二十二條第二項第一款或第二款規定之事實，其事實發生日期為： 年 月 日。

申請前已向下列國家（地區）申請專利：

【格式請依：受理國家（地區）、申請日、申請案號 順序註記】

有主張專利法第二十七條第一項國際優先權：

無主張專利法第二十七條第一項國際優先權：

主張專利法第二十九條第一項國內優先權：

【格式請依：申請日、申請案號 順序註記】

主張專利法第三十條生物材料：

須寄存生物材料者：

國內生物材料 【格式請依：寄存機構、日期、號碼 順序註記】

國外生物材料 【格式請依：寄存國家、機構、日期、號碼 順序註記】

不須寄存生物材料者：

所屬技術領域中具有通常知識者易於獲得時，不須寄存。

**五、中文發明摘要：**

本發明係為一以快速升溫方式成長之氧化層，利用快速升溫爐(RTP)系統，將溫度快速升溫到 900 度後，以不同氣流速率的氮氣與氧氣通入 RTP 系統中，形成一高氮低氧濃度的環境，進行 15 秒的氮氧化製程，可於矽晶圓上成長出厚度僅為 1 nm 的氮氧化矽薄膜，其漏電流可降低至  $0.1 \text{ A/cm}^2$ ，比傳統的 RTO oxide 漏電流低約 1~2 個次序 (orders)，並具有較佳的可靠度，可應用於晶圓及半導體等相關產業。

**六、英文發明摘要：**

七、指定代表圖：

(一)本案指定代表圖為：第 ( 5 ) 圖。

(二)本代表圖之元件符號簡單說明：

八、本案若有化學式時，請揭示最能顯示發明特徵的化學式：

## 九、發明說明：

### 【發明所屬之技術領域】

本發明係提供一以快速升溫方式成長之氧化層，特別是本發明係利用一快速升溫系統(RTP)及一高氮低氧濃度的氮氧混合環境下製作氮氧化矽薄膜，可應用於晶圓及半導體等相關產業。

### 【先前技術】

目前互補金屬氧化半導體(CMOS)元件尺寸已經進入到 90 奈米 (nm) 世代，但當下世代的互補金屬氧化半導體元件尺寸微縮至 65 奈米時，其所需之等效二氧化矽絕緣層厚度為 1 奈米，但是厚度縮到 1 奈米薄時，其二氧化矽絕緣層之漏電流密度高達  $10 \text{ A/cm}^2$ ，將造成過大的功率消耗，而無法繼續作為閘極氧化層。雖然高介電係數 (High-k) 材料可利用厚度較厚的絕緣層，來獲得等效二氧化矽絕緣層之厚度，但由於高介電係數材料無法與矽形成良好的界面，會造成嚴重的電子遷移率下降，且具有熱穩定性不佳、極差的可靠度與互補金屬氧化半導體製程不匹配等缺點，而無法應用到 65 奈米互補金屬氧化半導體製程技術上。

為解決上述之問題，雖可使用具備富含氮的氮氧化矽絕緣層來降低超薄氧化層的漏電流與改善可靠度，但是隨著氧化層厚度越來越薄，所臨的問題為：

(1) 用什麼製程方式可將氧化層厚度做薄到 1.0 奈米以下？

(2) 用什麼樣的製程方法可以將大量的氮，修補進入氮氧化矽絕緣層中？

目前雖然可利用  $N_2O$ ,  $NO$ ,  $NH_3$ , 等氣體在傳統爐管中氧化或氮化，或化學氣相沉積 (CVD) 堆疊氮化矽 ( $Si_3N_4$ ) / 二氧化矽 ( $SiO_2$ ) 絕緣層，或離子佈值氮原子到矽晶片後，再進行傳統爐管氧化，或使用電漿氧化或氮化製程等方法來製作超薄氮氧化矽，但是上述之方法都有缺點，如傳統爐管氧化與化學氣相沉積堆疊無法製作厚度小於 1.5 奈米的氧化層厚度，離子佈值氮原子會造成矽表面受損，而電漿氧化則會有電漿引致損害與過多的缺陷電荷造成超薄氧化層的可靠度劣化等，亦無法製作高品質、低漏電與高可靠度的氮氧化矽絕緣層。

為了讓互補金屬氧化半導體元件尺寸可以以每一世代線寬縮小 0.7 倍，面積縮小為 0.5 倍的摩爾定律持續維持下去，除了閘極的線寬微縮外，讓互補金屬氧化半導體元件有更高的效能，閘極氧化層的薄膜厚度也要相對等的微縮，而當達到互補金屬氧化半導體 65 奈米技術時，閘極氧化層的厚度必須微縮到 1 奈米。因此，如何製作低漏電、高可靠度的超薄氧化層將是未來互補金屬氧化半導體技術極大的挑戰。

**【發明內容】**

因此，本發明之主要目的係在於提供一厚度為 1 奈米、低漏電流及可靠度佳之以快速升溫方式成長之氧化層。

為達上述之目的，本發明係提供一以快速升溫方式成長之氧化層，係將一已經由氟化氫浸泡（HF dip）使表面具有矽-氫鍵結之矽晶圓置於一快速升溫系統（RTP）中，將該快速升溫系統之系統溫度快速升溫到 900 度，並將不同氣體流量的氮氣（5 slm）與氧氣（1 slm）通入該快速升溫系統中，使該快速升溫系統形成一高氮低氧濃度的氮氧混合環境，再進行 15 秒的氮氧化製程，使該矽晶圓之表面形成一厚度為 1 奈米（nm）的氮氧化矽薄膜。由於在該快速升溫系統之高氮低氧濃度的氮氧混合環境中進行氮氧化製程，可以將大量的氮原子和矽形成鍵結，而形成富含氮的氮氧化矽薄膜，使該氮氧化矽薄膜之漏電流可降低至  $0.1 \text{ A/cm}^2$ ，比習用之快速升溫氧化（RTO oxide）之薄膜的漏電流低約 1~2 個次序（orders），且可提高該氮氧化矽薄膜之可靠度。本發明之氮氧化矽薄膜係採用快速升溫快速氧化的方式製作，且該快速升溫系統為業界經常使用的系統，不會增加製程的複雜度，適用於大量生產，可作為 65 奈米至 45 奈米之互補金屬氧化半導體（CMOS）元件閘極氧化層，使該互補金屬氧化半導體元件具有高效能、低功率之優點，可應用於晶圓及半導體等相關產業。

**【實施方式】**

請參閱『第 1 圖』所示，係本發明之不同氮氣/氧氣混合氣體環境下的 RTP 系統溫度升溫曲線示意圖。如圖所示：本發明之製程步驟係將一矽晶圓進行清洗晶片 (RCA clean)，清除該矽晶圓表面的污染物，再藉由氟化氫浸泡 (HF dip) 形成一表面具有矽-氫 (Si-H) 鍵結之矽晶圓，避免該矽晶圓表面尚未氧化之前形成原始氧化層 (native oxide)，再將該表面具有矽-氫鍵結之矽晶圓放置於快速升溫 (RTP) 系統中，該快速升溫系統之系統溫度先升溫到初始溫度 400 度 ( $^{\circ}\text{C}$ )，再以每秒 100 度 ( $100^{\circ}\text{C}/\text{sec}$ ) 的升溫速度升溫到 700 度，保持恆溫 10 秒，係為避免過大的熱應力 (thermal stress)，並將該矽晶圓表面的所有氫鍵打斷，再以每秒 100 度的升溫速度升溫到 900 度，並通入不同流量速度的氮氣 ( $\text{N}_2$ ) 及氧氣 ( $\text{O}_2$ )，使該快速升溫系統形成一高氮低氧濃度的氮氧混合環境，再進行 15 秒之氮氧化製程，最後以每秒 100 度的降溫速度由該 900 度降溫到 400 度，使該矽晶圓表面形成一氮氧化矽薄膜。

請參閱『第 2 ~ 5 圖』所示，係本發明之不同氮氣/氧氣混合比例的氮氧化條件示意圖、本發明之氮氧化矽層厚度與溫度關係示意圖、本發明之快速升溫系統二次離子質譜儀 (SIMS) 分析示意圖、本發明之氮氧化矽薄膜照片示意圖。如圖所示：在快速升溫系統中，利用 20 ~ 200 度/秒之升溫速率及調整不同氣體流量比例 (1 ~



20) 的氮氣與氧氣 (0~20slm)，形成一高氮低氧濃度的氮氧混合環境並以短時間內 (0~10min) 進行快速氮氧化之製程，而形成一厚度為 0.5~5 奈米之氮氧化矽薄膜 (如第 2、3 圖所示)，但若在含太高氮濃度的氮氧混合環境 (如：氧化條件為氮氣/氧氣等於 10/1) 中，由於過多的氮氣將使該氮氧混合環境中的氧氣稀釋，會造成界面不佳的氮氧化矽薄膜，且會造成絕緣層 (insulator bulk) 有缺陷，而降低可靠度。因此，本發明係使用低熱預算 (low-thermal-budget) 之快速升溫系統，並以最佳氣體流量比例為 5 slm 之氮氣與氣體流量為 1 slm 之氧氣通入該快速升溫系統中，即為氮含量在該最佳氣體流量比例 ( $N_2/O_2$  為 5/1) 達到飽和 (如第 4 圖所示)，使該快速升溫系統形成一高濃度的氮氣與低濃度的氧氣環境，再進行 15 秒的氮氧化製程後，於矽晶圓表面上形成一厚度為 1 奈米 (nm) 氮氧化矽薄膜，在高解析度穿透式顯微鏡 (TRTEM) 下觀察，該氮氧化矽薄膜具有極佳的均勻度 (如第 5 圖所示)，使該氮氧化矽薄膜能與該矽晶圓表面形成品質極佳且平滑的界面，且氧化層 (oxynitride bulk) 中具有強力氮矽鍵結 ( $Si\equiv N$ )，能有效降低漏電流與提升該氮氧化矽薄膜之可靠度。

請參閱『第 6~7 圖』所示，係本發明之 RTP 氮氧化矽薄膜與習用之 RTO  $SiO_2$  薄膜的閘極電壓與電流密度關係曲線圖、本發明之 RTP 氮氧化矽薄膜與習用之

RTO SiO<sub>2</sub> 薄膜的崩潰電荷〔charge-to-breakdown(Q<sub>BD</sub>)〕特性比較曲線圖。如圖所示：本發明之氮氧化矽薄膜係利用快速升溫且短時間氧化的方式，可以避免過高的熱預算（thermal-budget），及避免造成摻雜物重分佈（re-distribution），且因使用高氮低氧濃度之氮氧混合環境，不會有一氧化二氮（N<sub>2</sub>O）或一氧化氮（NO）重新再氧化效應，及造成地球溫室效應的環保問題。由於在高氮低氧的快速升溫系統中進行氮氮氧化製程，可將大量的氮原子和矽形成鍵結，而形成富含氮的氮氧化矽薄膜，可以大幅的降低漏電流至 0.1 A/cm<sup>2</sup>，比習用之快速升溫氧化（RTO oxide）之薄膜的漏電流約低 1~2 個次序（orders），且可提高該氮氧化矽薄膜之可靠度。本發明之氮氧化矽薄膜係利用高氮低氧的快速升溫系統下製作，且該快速升溫系統為業界經常使用的系統，不會增加製程的複雜度，適用於大量生產，亦可用來製作電子抹除式唯讀記憶體/快閃記憶體（EEPROM/Flash）的穿隧氧化層（tunneling oxide），可改善非揮發式記憶體與快閃記憶體的可靠度。因此，本發明之氮氧化矽薄膜作為 65 奈米至 45 奈米之互補金屬氧化半導體（CMOS）元件閘極氧化層，使該互補金屬氧化半導體元件具有高效能、低功率之優點，可應用於晶圓及半導體等相關產業。

綜上所述，本發明之以快速升溫方式成長之氧化

層，以「厚度為 1 奈米之氮氧化矽薄膜」作為主要策略，可有效改善習用之種種缺點，使其具有製程快速又環保、良好的界面、低漏電流及可靠度佳等優點，進而使本發明之產生能更進步、更實用、更符合使用者之所需，確已符合發明專利申請之要件，爰依法提出專利申請，尚請 貴審查委員撥冗細審，並盼早日准予專利以勵創作，實感德便。

惟以上所述者，僅為本發明之較佳實施例而已，當不能以此限定本發明實施之範圍；故，凡依本發明申請專利範圍及發明說明書內容所作之簡單的等效變化與修飾，皆應仍屬本發明專利涵蓋之範圍內。

**【圖式簡單說明】**

第 1 圖，係本發明之不同氮氣/氧氣混合氣體環境下的 RTP 系統溫度升溫曲線示意圖。

第 2 圖，係本發明之不同氮氣/氧氣混合比例的氮氧化條件示意圖。

第 3 圖，係本發明之氮氧化矽層厚度與溫度關係示意圖。

第 4 圖，係本發明之快速升溫系統二次離子質譜儀 (SIMS) 分析示意圖。

第 5 圖，係本發明之氮氧化矽薄膜照片示意圖。

第 6 圖，係本發明之 RTP 氮氧化矽薄膜與習用之 RTO SiO<sub>2</sub> 薄膜的閘極電壓與電流密度關係曲線圖。


第 7 圖，係本發明之 RTP 氮氧化矽薄膜與習用之 RTO SiO<sub>2</sub> 薄膜的崩潰電荷 [charge-to-breakdown(Q<sub>BD</sub>)] 特性比較曲線圖。

**【主要元件符號說明】**

## 十、申請專利範圍：

1. 一種以快速升溫方式成長之氧化層，係製程步驟至少包含：
  - (a) 取一矽晶圓，先將該矽晶圓進行清洗晶片 (RCA clean)，再藉由氟化氫浸泡 (HF dip) 形成一表面具有矽-氫 (Si-H) 鍵結之矽晶圓，並將該表面具有矽-氫鍵結之矽晶圓放置於快速升溫 (RTP) 系統中；
  - (b) 將該快速升溫系統之系統溫度升溫到初始溫度 400 度 ( $^{\circ}\text{C}$ )，再以每秒 100 度 ( $100^{\circ}\text{C}/\text{sec}$ ) 的升溫速度由該初始溫度升溫到 700 度，並恆溫 10 秒；
  - (c) 以每秒 100 度的升溫速度由該 700 度升溫到 900 度，並以不同流量速度的氮氣 ( $\text{N}_2$ ) 及氧氣 ( $\text{O}_2$ ) 通入該快速升溫系統中，形成一高氮低氧濃度的氮氧混合環境，再進行 15 秒之氮氧化製程；
  - (d) 以每秒 100 度的降溫速度由該 900 度降溫到 400 度，形成一氮氧化矽薄膜。
2. 依據申請專利範圍第 1 項所述之以快速升溫方式成長之氧化層，其中，該氮氧化矽薄膜之厚度為 0.5-5 nm。
3. 依據申請專利範圍第 1 項所述之以快速升溫方式成長之氧化層，其中，該氮氧化矽薄膜之漏電流為至少  $0.1 \text{ A}/\text{cm}^2$ 。
4. 依據申請專利範圍第 1 項所述之以快速升溫方式成長之氧化層，其中，該氮氧化矽薄膜為具可靠度。
5. 依據申請專利範圍第 1 項所述之以快速升溫方式成長

- 之氧化層，其中，該氮氧化矽薄膜為具良好之界面。
6. 依據申請專利範圍第 1 項所述之以快速升溫方式成長之氧化層，其中，該快速升溫系統為低熱預算 (low-thermal-budget)。
  7. 依據申請專利範圍第 1 項所述之以快速升溫方式成長之氧化層，其中，該快速升溫系統之升溫速率為 20 ~ 200 度/秒 ( $^{\circ}\text{C}/\text{sec}$ )。
  8. 依據申請專利範圍第 1 項所述之以快速升溫方式成長之氧化層，其中，該快速升溫系統之氮氧化製程時間為 0 ~ 10 分 (min)。
  9. 依據申請專利範圍第 1 項所述之以快速升溫方式成長之氧化層，其中，該氮氣之氣體流量為 0 ~ 20 slm。
  10. 依據申請專利範圍第 1 項所述之以快速升溫方式成長之氧化層，其中，該氧氣之氣體流量為 0 ~ 20 slm。
  11. 依據申請專利範圍第 1 項所述之以快速升溫方式成長之氧化層，其中，該氮氣及該氧氣之氣體流量比例值範圍為 1 ~ 20。




第 1 圖


樣品 標記	氧化 溫度	氮氣氣體 流量速率 (slm)	氧氣氣體 流量速率 (slm)	氧化 時間 (sec)	高解析度穿 透示顯微鏡 薄膜厚度 (Å)
RTNO11	900°C	1	1	15	11 ± 0.5
RTNO31	900°C	3	1	15	11 ± 0.5
RTNO51	900°C	5	1	15	10 ± 0.5
RTNO10-1	900°C	10	1	15	10 ± 0.5
RTO	900°C	0	2	10	11 ± 0.5

第2圖







第3圖




第4圖



第5圖



第6圖



崩潰電荷 (C/cm<sup>2</sup>)  
第7圖