

(21)申請案號：102109664

(22)申請日：中華民國 102 (2013) 年 03 月 19 日

(51)Int. Cl.：

H01L27/14 (2006.01)

H01L23/52 (2006.01)

(71)申請人：國立交通大學(中華民國) NATIONAL CHIAO TUNG UNIVERSITY (TW)

新竹市大學路 1001 號

(72)發明人：湯寶雲 TANG, PAO YUN (TW)；何樹林 HO, SHU LIN (TW)；楊界雄 YANG, KEI HSIUNG (TW)

(74)代理人：林火泉

申請實體審查：有 申請專利範圍項數：22 項 圖式數：8 共 23 頁


(54)名稱

平板型 X 光偵測器的 TFT-PIN 陣列基板及組裝結構

TFT-PIN ARRAY SUBSTRATE AND ASSEMBLY STRUCTURE FOR FLAT-PANEL X-RAY DETECTOR

(57)摘要

一種平板型 X 光偵測器的 TFT-PIN 陣列基板及組裝結構，乃用以解決現有的閃爍體基板與 TFT-PIN 陣列基板不能讓紫外光穿透，而無法利用 UV 液態光學膠貼合方式予以組裝的問題，本發明係將 TFT-PIN 陣列基板中的 PIN 光電二極體之金屬層作開孔設計，使紫外光得以穿透過 TFT-PIN 陣列基板，達成 UV 液態光學膠固化的效果，藉此，將可應用 UV 液態光學膠作為黏著層於閃爍體基板與 TFT-PIN 陣列基板之組裝結構，以提高量子檢測效率(DQE)暨 X 光醫療影像品質。



第7圖

發明摘要

※ 申請案號：102109664

※ 申請日：102.3.19

※IPC 分類：H01L 27/14 (2006.01)

H01L 23/52 (2006.01)

【發明名稱】(中文/英文)

平板型 X 光偵測器的 TFT-PIN 陣列基板及組裝結構 / TFT-PIN Array Substrate And Assembly Structure For Flat-panel X-ray Detector

【中文】

一種平板型 X 光偵測器的 TFT-PIN 陣列基板及組裝結構，乃用以解決現有的閃爍體基板與 TFT-PIN 陣列基板不能讓紫外光穿透，而無法利用 UV 液態光學膠貼合方式予以組裝的問題，本發明係將 TFT-PIN 陣列基板中的 PIN 光電二極體之金屬層作開孔設計，使紫外光得以穿透過 TFT-PIN 陣列基板，達成 UV 液態光學膠固化的效果，藉此，將可應用 UV 液態光學膠作為黏著層於閃爍體基板與 TFT-PIN 陣列基板之組裝結構，以提高量子檢測效率 (DQE) 暨 X 光醫療影像品質。

【英文】

A TFT-PIN array substrate and a assembly structure for flat-panel x-ray detector are provided. The conventional scintillator substrate and the TFT-PIN array substrate are unable be penetrated by the UV light. Therefore, it is not possible to be assembled by the UV liquid optically clear adhesives. With an opening design on the metal layer of the PIN photodiode in the TFT-PIN array substrate, the TFT-PIN array substrate is penetrated by the UV light for curing the UV optically liquid clear adhesives. Whereby, the UV optically liquid clear adhesive may be utilized in the assembly structure for the scintillator substrate and TFT-PIN array substrate to form the adhesive layer. Hence, the detective quantum efficiency (DQE) and the medical image quality in X-ray are improved.

【代表圖】

【本案指定代表圖】：第（ 7 ）圖。

【本代表圖之符號簡單說明】：

- 110 第一基板
- 120 TFT
- 123 閘極
- 124 閘極絕緣層
- 125 半導體島
- 128 汲極
- 129 源極
- 130 PIN 光電二極體
- 131 金屬層
- 132 開孔
- 133 光電導層
- 134 第一透明導電層
- 140 鈍化層
- 150 介電層
- 151 接觸孔
- 170 阻障層

【本案若有化學式時，請揭示最能顯示發明特徵的化學式】：

發明專利說明書

(本說明書格式、順序，請勿任意更動)

【發明名稱】(中文/英文)

平板型 X 光偵測器的 TFT-PIN 陣列基板及組裝結構 / TFT-PIN Array Substrate And Assembly Structure For Flat-panel X-ray Detector

【技術領域】

【0001】 本發明係有關於一種平板型 X 光偵測器，特別是指一種應用於 UV 液態光學膠貼合製程之平板型 X 光偵測器的 TFT-PIN 陣列基板及組裝結構。

【先前技術】

【0002】 平板型 X 光偵測器 (FPD; flat-panel detector) 是 X 光數位醫療影像重要的光學元件，也是 X 光數位醫療影像未來發展趨勢，它具有較大的視野 (FOV; Field of Vision) 與優異的量子檢測效率 (DQE; Detective Quantum Efficiency) 值。FPD 的主要組成結構是閃爍體基板與包含 TFT (薄膜電晶體) 和 PIN (正型-本質型-負型) 光電二極體的 TFT-PIN 陣列基板，閃爍體的種類多，較常用的閃爍體為碘化鉍摻入雜質鉍元素 (CsI:Tl)。CsI:Tl 閃爍體是以熱蒸鍍的方式鍍在鋁或碳纖維基板，其晶體結構分為多晶型與柱狀型。多晶型的優點是製程參數簡單，但缺點是 X 光激發閃爍體所產生的可見光具有大的散射角，會造成相鄰畫素誤動作，降低空間解析度 (spatial resolution) 及 DQE 值。柱狀體閃爍體的缺點是製程參數複雜，製程良率不易掌控，尤其是在大面積平板型 X 光偵測器的應用，其優點是散射角小，能降低雜訊進而提高影像解析度。

【0003】 傳統閃爍體基板與 TFT-PIN 陣列基板的組裝結構，一種是利用壓敏黏著膠 (PSA; pressure sensitive adhesive) 400 貼合的方式，如第 1 圖所示，將閃爍體基板 410 與 TFT-PIN 陣列基板 420 壓合，予以組裝；此種方式較適合於軟性基板 411 之閃爍體 412 與 TFT-PIN 陣列基板 420 之貼合製程。再者，如第 2 圖所示，是利用常溫濕氣固化或熱固化之液態光學膠 (OCA; optical clear adhesive) 430，將閃爍體基板 410 與 TFT-PIN 陣列基板 420 壓合；此種方式較適合於鋁與碳纖維等硬質基板 411 閃爍體 412 與 TFT-PIN 陣列基板 420 的貼合製程，其缺點是硬化時間長，影響產能與

對位精準度。另外，還有利用外界施加壓力的方式，如第 3 圖所示，將閃爍體基板 410 與 TFT-PIN 陣列基板 420 予以固定。此方法的缺點是閃爍體 412 與 TFT-PIN 陣列基板 420 間容易產生間隙，因閃爍體 412 與空氣折射係數差異，使得光穿透量降低，因此，局部光穿透量會產生差異，而造成亮度不均勻。

【0004】 另一方面，請參照第 5A 圖與第 6 圖，分別繪示先前技術之 TFT-PIN 陣列基板之平面圖與沿著第 5A 圖的剖面線 A-A 之剖面圖。TFT-PIN 陣列基板 420 之 PIN 光電二極體 423 包括金屬層 431、光電導層 433、透明導電層 434，且共同佈線 460 透過接觸孔 451 電性連接至 PIN 光電二極體 423 之透明導電層 434。由於現有的 TFT-PIN 陣列基板 420 中 PIN 光電二極體 423 佈有整面的金屬層 431，導致波長 365 奈米(nm)的長波紫外光(UVA)並不能穿透，造成 UV 液態光學膠會難以硬化，故無法利用 UV 液態光學膠貼合製程於平板型 X 光偵測器之組裝結構。

【發明內容】

【0005】 鑒於以上的問題，本發明的主要目的在於提供一種平板型 X 光偵測器的 TFT-PIN 陣列基板及組裝結構，將 TFT-PIN 陣列基板中的 PIN 光電二極體之金屬層作開孔設計，使紫外光得以穿透過 TFT-PIN 陣列基板，使 UV 液態光學膠容易固化，藉以應用 UV 液態光學膠作為黏著層於閃爍體基板與 TFT-PIN 陣列基板之間予以組裝，從而可提高量子檢測效率(DQE)與 X 光醫療影像品質。

【0006】 為達以上之目的，本發明提供一種平板型 X 光偵測器的 TFT-PIN 陣列基板，包含第一基板，且第一基板上形成有 TFT 與 PIN 光電二極體，PIN 光電二極體包含金屬層、光電導層及第一透明導電層，光電導層形成於金屬層上並使用外部所提供的光線產生電子及電洞，第一透明導電層形成於光電導層上，且金屬層貫穿設置有至少一個開孔，使外部所提供的光線得以穿透金屬層之開孔。

【0007】 另外，本發明也提供一種平板型 X 光偵測器的組裝結構，包含閃爍體基板、由 UV 液態光學膠形成於閃爍體基板上之黏著層、以及藉由黏著層和閃爍體基板予以貼合的 TFT-PIN 陣列基板，且 TFT-PIN 陣列基板包含第一基板，且第一基板上形成有 TFT 與 PIN 光電二極體，PIN 光

電二極體包含金屬層、光電導層及第一透明導電層，光電導層形成於金屬層上並使用外部所提供的光線產生電子及電洞，第一透明導電層形成於光電導層上，且金屬層貫穿設置有至少一個開孔，使外部所提供的光線得以穿透金屬層之開孔，使 UV 液態光學膠之黏著層能夠固化，而將 TFT-PIN 陣列基板與閃爍體基板固定。其中 UV 液態光學膠之黏度大略為 2000~3000 CPS。

【0008】 具體而言，PIN 光電二極體之光電導層包括摻有 n 型雜質之非晶矽層、不摻有雜質之本質非晶矽層及摻有 p 型雜質之非晶矽層，而第一透明導電層可由選自銦錫氧化物 (ITO) 或銦鋅氧化物 (IZO) 之透明導電材料所形成。且本發明之一個實施例中，PIN 光電二極體可更包含第二透明導電層，設置於金屬層與光電導層之間，用以提高 PIN 光電二極體之電容值。

【0009】 再者，本發明所提供之平板型 X 光偵測器的組裝結構，其中 TFT 可包含閘極佈線、閘極絕緣層、半導體島、資料傳輸電極佈線、介電層與共同佈線，且閘極佈線形成於第一基板上，其包含閘極線及電性連接至閘極線之閘極，閘極絕緣層覆蓋閘極佈線與第一基板，半導體島形成於閘極絕緣層上並位於閘極上方，資料傳輸電極佈線形成於閘極絕緣層上且包含資料傳輸電極線、源極及汲極，而資料傳輸電極線與閘極線交叉，汲極和源極延伸至半導體島上並間隔分開，且汲極電性連接至資料線，源極電性連接至 PIN 光電二極體之金屬層，另外，介電層覆蓋資料傳輸電極佈線及 PIN 光電二極體，且包含一個或多個接觸孔，至於共同佈線，其形成於介電層上，並透過接觸孔電性連接至 PIN 光電二極體之第一透明導電層。

【0010】 為使對本發明的目的、特徵及其功能有進一步的了解，茲配合圖式詳細說明如下：

【圖式簡單說明】

【0011】

第 1~3 圖係先前技術中不同平板型 X 光偵測器的組裝結構之示意圖。

第 4 圖係本發明所提供之平板型 X 光偵測器的組裝結構之示意圖。

第 5A 圖係先前技術所提供之 TFT-PIN 陣列基板之平面圖，且具有剖面線 A-A。

第 5B 圖係本發明之一個實施例所提供之 TFT-PIN 陣列基板之平面圖，且具有剖面線 B-B。

第 6 圖係為沿著第 5A 圖的剖面線 A-A 之剖面圖。

第 7 圖係為沿著第 5B 圖的剖面線 B-B 之剖面圖。

第 8 圖係本發明之另一個實施例所提供之 TFT-PIN 陣列基板之剖面圖。

【實施方式】

【0012】 根據本發明之平板型 X 光偵測器的 TFT-PIN 陣列基板及組裝結構，乃應用於 UV 液態光學膠貼合製程。請參照第 4 圖所繪示，本發明所提供之平板型 X 光偵測器的組裝結構，主要是由 TFT-PIN 陣列基板 100、黏著層 200 與閃爍體基板 300 所構成，TFT-PIN 陣列基板 100 包含第一基板以及形成於第一基板上的 TFT 與 PIN 光電二極體（容后詳述），閃爍體基板 300 包含第二基板 310 與形成於第二基板 310 上之閃爍體 320，TFT-PIN 陣列基板 100 是以面對閃爍體基板 310 之閃爍體 320 來設置，並以 UV 液態光學膠貼合的方式，形成黏著層 200 於閃爍體 320 與 TFT-PIN 陣列基板 100 之間來予以固定、組裝。前述 UV 液態光學膠之黏度大略為 2000 ~ 3000 CPS。

【0013】 由於先前技術之閃爍體基板與 TFT-PIN 陣列基板不能讓紫外光穿透，而無法利用 UV 液態光學膠貼合方式予以組裝，本發明則藉由將 TFT-PIN 陣列基板 100 中 PIN 光電二極體之金屬層作開孔設計，使紫外光得以穿透過 TFT-PIN 陣列基板 100，達成 UV 液態光學膠固化的效果；接著，即藉由底下之實施例，針對本發明所提供之 TFT-PIN 陣列基板 100 的結構設計與其應用原理予以詳細介紹。

【0014】 請參照第 5B 圖，繪示本發明之一個實施例所提供之 TFT-PIN 陣列基板 100 之平面圖，分別具有剖面線 B-B；同時，請參第 7 圖，繪示沿著第 5B 圖的剖面線 B-B 之剖面圖。

【0015】 第一基板 110 上之 TFT120 區域形成有金屬材料之閘極佈線，閘極佈線包含沿著橫向方向延伸之閘極線 122 及電性連接至閘極線 122

之閘極 123。閘極絕緣層 124 則覆蓋閘極佈線與第一基板 110。半導體島 125 形成於閘極絕緣層 124 上並位於閘極 123 上方。金屬材料之資料傳輸佈線形成於閘極絕緣層 124 上，且包含沿著縱向方向延伸並和閘極線 122 交叉之資料傳輸線 127，還有延伸到半導體島 125 上方之汲極 128 和源極 129，汲極 128 和源極 129 係於半導體島 125 上間隔分開，且汲極 128 電性連接至資料線 127，而源極 129 電性係連接至 PIN 光電二極體 130 區域內之金屬層 131，金屬層 131 貫穿設置有單一開孔 132，開孔 132 穿透金屬層 131 而露出金屬層 131 下方之閘極絕緣層 124。實務上，開孔 132 的數量係不予以限制為單一個或複數個。

【0016】 而光電導層 133 形成於金屬層 131 上，它是由摻有 n 型雜質之非晶矽層、不摻有雜質之本質非晶矽層及摻有 p 型雜質之非晶矽層所構成，並使用外部所提供的光線產生電子及電洞。第一透明導電層 134 形成於光電導層 133 上，並由選自銦錫氧化物 (ITO) 或銦鋅氧化物 (IZO) 之透明導電材料所形成。且金屬層 131、光電導層 133、第一透明導電層 134 係形成 PIN 光電二極體 130。

【0017】 鈍化層 140 覆蓋資料傳輸佈線及金屬層 131，且介電層 150 覆蓋鈍化層 140 及鈍化層 140 底下的資料傳輸佈線和 PIN 光電二極體 130，並形成多個接觸孔 151 穿過鈍化層 140 和介電層 150，而分別露出源極 129 與第一透明導電層 133 的表面。另外，金屬材料之共同佈線 160 沿著縱向方向延伸，且形成介電層 150 上，共同佈線 160 係透過接觸孔 151 (見第 5B 圖) 電性連接至 PIN 光電二極體 130 之第一透明導電層 134。並且，氮化物之阻障層 (nitride barrier) 170 形成於 TFT120 與 PIN 光電二極體 130 上方。

【0018】 根據上述實施例所揭露之平板型 X 光偵測器的組裝結構，如第 7 圖所示，針對 TFT-PIN 陣列基板 100 中 PIN 光電二極體 130 之金屬層 131 作開孔 132 設計後，因開孔 132 位置無金屬層 131 遮蔽，故可讓外部光線 (尤其是指波長 365 奈米之 UVA) 透過開孔 132 穿過 TFT-PIN 陣列基板 100，使得 UV 液態光學膠之黏著層 200 能夠固化，而將 TFT-PIN 陣列基板 100 與閃爍體基板 300 予以固定、組裝。

【0019】 請參照第 8 圖，其繪示本發明的另一種實施例所揭露之

TFT-PIN 陣列基板 100 之剖面圖。本實施例中，是在 PIN 光電二極體 130 之金屬層 131 與光電導層 133 之間更包含第二透明導電層 135，且第二透明導電層 135 同樣可由選自銦錫氧化物（ITO）或銦鋅氧化物（IZO）之透明導電材料所形成。藉此，可以增加 PIN 光電二極體 130 的電容值，維持原有畫素的儲存電荷數，再配合前述針對金屬層 131 的開孔 132 設計，可達成提高 UV 光穿透率的效果。

【0020】 綜上所述，根據本發明所揭露之平板型 X 光偵測器的 TFT-PIN 陣列基板及組裝結構，藉由 TFT-PIN 陣列基板中的 PIN 光電二極體之金屬層具有開孔設計，使得紫外光不會受到金屬層的阻擋，而能夠直接穿透過 TFT-PIN 陣列基板，而達成 UV 液態光學膠固化的效果，藉此，將可應用 UV 液態光學膠作為黏著層於閃爍體基板與 TFT-PIN 陣列基板之組裝結構，以提高量子檢測效率（DQE）暨 X 光醫療影像品質。

【0021】 雖然本發明以前述之實施例揭露如上，然其並非用以限定本發明。在不脫離本發明之精神和範圍內，所為之更動與潤飾，均屬本發明之專利保護範圍。關於本發明所界定之保護範圍請參考所附之申請專利範圍。

【符號說明】

【0022】

- 100 TFT-PIN 陣列基板
- 110 第一基板
- 120 TFT
- 122 閘極線
- 123 閘極
- 124 閘極絕緣層
- 125 半導體島
- 127 資料線
- 128 汲極
- 129 源極
- 130 PIN 光電二極體
- 131 金屬層

- 132 開孔
- 133 光電導層
- 134 第一透明導電層
- 135 第二透明導電層
- 140 鈍化層
- 150 介電層
- 151 接觸孔
- 160 共同佈線
- 170 阻障層
- 200 黏著層
- 300 閃爍體基板
- 310 第二基板
- 320 閃爍體
- 400 壓敏黏著膠
- 410 閃爍體基板
- 411 基板
- 412 閃爍體
- 420 TFT-PIN 陣列基板
- 423 PIN 光電二極體
- 430 液態光學膠
- 431 金屬層
- 433 光電導層
- 434 透明導電層
- 451 接觸孔
- 460 共同佈線

申請專利範圍

1. 一種平板型 X 光偵測器的 TFT-PIN 陣列基板，其包含：
 - 第一基板；及
 - TFT（薄膜電晶體）與一 PIN（正型-本質型-負型）光電二極體，形成於該第一基板上，該 PIN 光電二極體包含一金屬層、一光電導層及一第一透明導電層，該光電導層係形成於該金屬層上並使用外部所提供的光線產生電子及電洞，該第一透明導電層形成於該光電導層上，且該金屬層貫穿設置有至少一開孔，使該外部所提供的光線得以穿透該金屬層之該開孔。
2. 如申請專利範圍第 1 項所述之 TFT-PIN 陣列基板，其中該光電導層包括一摻有 n 型雜質之非晶矽層、一不摻有雜質之本質非晶矽層及一摻有 p 型雜質之非晶矽層。
3. 如申請專利範圍第 1 項所述之 TFT-PIN 陣列基板，其中該第一透明導電層係由一選自銦錫氧化物（ITO）或銦鋅氧化物（IZO）之透明導電材料所形成。
4. 如申請專利範圍第 1 項所述之 TFT-PIN 陣列基板，其中該 PIN 光電二極體更包含一第二透明導電層，位於該金屬層與該光電導層之間，用以提高該 PIN 光電二極體之電容值。
5. 如申請專利範圍第 5 項所述之 TFT-PIN 陣列基板，其中該第二透明導電層係由一選自銦錫氧化物（ITO）或銦鋅氧化物（IZO）之透明導電材料所形成。
6. 如申請專利範圍第 1 項所述之 TFT-PIN 陣列基板，其中該 TFT 包含：
 - 一閘極佈線，形成於該第一基板上，且包含一閘極線及一電性連接至該閘極線之閘極；
 - 一閘極絕緣層，覆蓋該閘極佈線與該第一基板；
 - 一半導體島，形成於該閘極絕緣層上並位於該閘極上方；
 - 一資料傳輸電極佈線，形成於該閘極絕緣層上，且包含一資料線、一源極及一汲極，該資料線與該閘極線交叉，該汲極和該源極係延伸至該半導體島上並間隔分開，且該汲極電性連接至該資料線，該源極電性連接至該 PIN 光電二極體之該金屬層；

- 一介電層，覆蓋該資料傳輸電極佈線及該 PIN 光電二極體，且包含至少一接觸孔；及
 - 一共同佈線，其形成於該介電層上，並透過該接觸孔電性連接至該 PIN 光電二極體之該第一透明導電層。
7. 如申請專利範圍第 6 項所述之 TFT-PIN 陣列基板，其中該接觸孔係複數個，藉以穿透該介電層而分別露出該源極與該第一透明導電層的表面。
 8. 如申請專利範圍第 6 項所述之 TFT-PIN 陣列基板，其中該 TFT 更包含一鈍化層，該鈍化層覆蓋該資料傳輸電極佈線及該金屬層，該介電層覆蓋該鈍化層，該接觸孔係穿過該鈍化層和該介電層。
 9. 如申請專利範圍第 6 項所述之 TFT-PIN 陣列基板，更包含一氮化物之阻障層，形成於該 TFT 與該 PIN 光電二極體上方。
 10. 如申請專利範圍第 6 項所述之 TFT-PIN 陣列基板，其中該開孔係穿透該金屬層而露出該金屬層下方之該閘極絕緣層。
 11. 一種平板型 X 光偵測器的組裝結構，其包含：
 - 一閃爍體基板；
 - 一黏著層，係由一 UV（紫外光）液態光學膠形成於該閃爍體基板上；
 - 及
 - 一 TFT（薄膜電晶體）-PIN（正型-本質型-負型）陣列基板，係藉由該黏著層和該閃爍體基板相貼合，且該 TFT-PIN 陣列基板包含一第一基板，該第一基板上形成有一 TFT 與一 PIN 光電二極體，該 PIN 光電二極體包含一金屬層、一光電導層及一第一透明導電層，該光電導層係形成於該金屬層上並使用外部所提供的光線產生電子及電洞，該第一透明導電層形成於該光電導層上，且該金屬層貫穿設置有至少一開孔，使該外部所提供的光線得以穿透該金屬層之該開孔，以供該 UV 液態光學膠之該黏著層固化，而固定該 TFT-PIN 陣列基板與該閃爍體基板。
 12. 如申請專利範圍第 11 項所述之平板型 X 光偵測器的組裝結構，其中該閃爍體基板包含一第二基板與一閃爍體，該閃爍體位於該第二基板上並面對於該 TFT-PIN 陣列基板。
 13. 如申請專利範圍第 11 項所述之平板型 X 光偵測器的組裝結構，其中該


光電導層包括一摻有 n 型雜質之非晶矽層、一不摻有雜質之本質非晶矽層及一摻有 p 型雜質之非晶矽層。

14. 如申請專利範圍第 11 項所述之平板型 X 光偵測器的組裝結構，其中該第一透明導電層係由一選自銦錫氧化物 (ITO) 或銦鋅氧化物 (IZO) 之透明導電材料所形成。
15. 如申請專利範圍第 11 項所述之平板型 X 光偵測器的組裝結構，其中該 PIN 光電二極體更包含一第二透明導電層，位於該金屬層與該光電導層之間，用以提高該 PIN 光電二極體之電容值。
16. 如申請專利範圍第 15 項所述之平板型 X 光偵測器的組裝結構，其中該第二透明導電層係由一選自銦錫氧化物 (ITO) 或銦鋅氧化物 (IZO) 之透明導電材料所形成。
17. 如申請專利範圍第 11 項所述之平板型 X 光偵測器的組裝結構，其中該 TFT 包含：
 - 一閘極佈線，形成於該第一基板上，且包含一閘極線及一電性連接至該閘極線之閘極；
 - 一閘極絕緣層，覆蓋該閘極佈線與該第一基板；
 - 一半導體島，形成於該閘極絕緣層上並位於該閘極上方；
 - 一資料傳輸電極佈線，形成於該閘極絕緣層上，且包含一資料線、一源極及一汲極，該資料線與該閘極線交叉，該汲極和該源極係延伸至該半導體島上並間隔分開，且該汲極電性連接至該資料線，該源極電性連接至該 PIN 光電二極體之該金屬層；
 - 一介電層，覆蓋該資料傳輸電極佈線及該 PIN 光電二極體，且包含至少一接觸孔；及
 - 一共同佈線，其形成於該介電層上，並透過該接觸孔電性連接至該 PIN 光電二極體之該第一透明導電層。
18. 如申請專利範圍第 17 項所述之平板型 X 光偵測器的組裝結構，其中該接觸孔係複數個，藉以穿透該介電層而分別露出該源極與該第一透明導電層的表面。
19. 如申請專利範圍第 17 項所述之平板型 X 光偵測器的組裝結構，其中該 TFT 更包含一鈍化層，該鈍化層覆蓋該資料傳輸電極佈線及該金屬層，


該介電層覆蓋該鈍化層，該接觸孔係穿過該鈍化層和該介電層。

20. 如申請專利範圍第 17 項所述之平板型 X 光偵測器的組裝結構，更包含一氮化物之阻障層，形成於該 TFT 與該 PIN 光電二極體上方。
21. 如申請專利範圍第 17 項所述之平板型 X 光偵測器的組裝結構，其中該開孔係穿透該金屬層而露出該金屬層下方之該閘極絕緣層。
22. 如申請專利範圍第 11 項所述之平板型 X 光偵測器的組裝結構，其中該 UV 液態光學膠之黏度為 2000~3000 CPS。


圖式




第1圖




第2圖




第3圖




第4圖




第5A圖




第5B圖



第6圖



第7圖



第8圖

電二極體包含金屬層、光電導層及第一透明導電層，光電導層形成於金屬層上並使用外部所提供的光線產生電子及電洞，第一透明導電層形成於光電導層上，且金屬層貫穿設置有至少一個開孔，使外部所提供的光線得以穿透金屬層之開孔，使 UV 液態光學膠之黏著層能夠固化，而將 TFT-PIN 陣列基板與閃爍體基板固定。其中 UV 液態光學膠之黏度大略為 2000~3000 CPS。

【0008】 具體而言，PIN 光電二極體之光電導層包括摻有 n 型雜質之非晶矽層、不摻有雜質之本質非晶矽層及摻有 p 型雜質之非晶矽層，而第一透明導電層可由選自銦錫氧化物 (ITO) 或銦鋅氧化物 (IZO) 之透明導電材料所形成。且本發明之一個實施例中，PIN 光電二極體可更包含第二透明導電層，設置於金屬層與光電導層之間，用以提高 PIN 光電二極體之電容值。

【0009】 再者，本發明所提供之平板型 X 光偵測器的組裝結構，其中 TFT 可包含閘極佈線、閘極絕緣層、半導體島、資料傳輸佈線、介電層與共同佈線，且閘極佈線形成於第一基板上，其包含閘極線及電性連接至閘極線之閘極，閘極絕緣層覆蓋閘極佈線與第一基板，半導體島形成於閘極絕緣層上並位於閘極上方，資料傳輸佈線形成於閘極絕緣層上且包含資料傳輸線、源極及汲極，而資料傳輸線與閘極線交叉，汲極和源極延伸至半導體島上並間隔分開，且汲極電性連接至資料線，源極電性連接至 PIN 光電二極體之金屬層，另外，介電層覆蓋資料傳輸佈線及 PIN 光電二極體，且包含一個或多個接觸孔，至於共同佈線，其形成於介電層上，並透過接觸孔電性連接至 PIN 光電二極體之第一透明導電層。

【0010】 為使對本發明的目的、特徵及其功能有進一步的了解，茲配合圖式詳細說明如下：

【圖式簡單說明】

【0011】

第 1~3 圖係先前技術中不同平板型 X 光偵測器的組裝結構之示意圖。

第 4 圖係本發明所提供之平板型 X 光偵測器的組裝結構之示意圖。

第 5A 圖係先前技術所提供之 TFT-PIN 陣列基板之平面圖，且具有剖

面線 A-A。

第 5B 圖係本發明之一個實施例所提供之 TFT-PIN 陣列基板之平面圖，且具有剖面線 B-B。

第 6 圖係為沿著第 5A 圖的剖面線 A-A 之剖面圖。

第 7 圖係為沿著第 5B 圖的剖面線 B-B 之剖面圖。

第 8 圖係本發明之另一個實施例所提供之 TFT-PIN 陣列基板之剖面圖。

【實施方式】

【0012】 根據本發明之平板型 X 光偵測器的 TFT-PIN 陣列基板及組裝結構，乃應用於 UV 液態光學膠貼合製程。請參照第 4 圖所繪示，本發明所提供之平板型 X 光偵測器的組裝結構，主要是由 TFT-PIN 陣列基板 100、黏著層 200 與閃爍體基板 300 所構成，TFT-PIN 陣列基板 100 包含第一基板以及形成於第一基板上的 TFT 與 PIN 光電二極體（容后詳述），閃爍體基板 300 包含第二基板 310 與形成於第二基板 310 上之閃爍體 320，TFT-PIN 陣列基板 100 是以面對閃爍體基板 310 之閃爍體 320 來設置，並以 UV 液態光學膠貼合的方式，形成黏著層 200 於閃爍體 320 與 TFT-PIN 陣列基板 100 之間來予以固定、組裝。前述 UV 液態光學膠之黏度大略為 2000 ~ 3000 CPS。

【0013】 由於先前技術之閃爍體基板與 TFT-PIN 陣列基板不能讓紫外光穿透，而無法利用 UV 液態光學膠貼合方式予以組裝，本發明則藉由將 TFT-PIN 陣列基板 100 中 PIN 光電二極體之金屬層作開孔設計，使紫外光得以穿透過 TFT-PIN 陣列基板 100，達成 UV 液態光學膠固化的效果；接著，即藉由底下之實施例，針對本發明所提供之 TFT-PIN 陣列基板 100 的結構設計與其應用原理予以詳細介紹。

【0014】 請參照第 5B 圖，繪示本發明之一個實施例所提供之 TFT-PIN 陣列基板 100 之平面圖，分別具有剖面線 B-B；同時，請參第 7 圖，繪示沿著第 5B 圖的剖面線 B-B 之剖面圖。

【0015】 第一基板 110 上之 TFT120 區域形成有金屬材料之閘極佈線，閘極佈線包含沿著橫向方向延伸之閘極線 122 及電性連接至閘極線 122 之閘極 123。閘極絕緣層 124 則覆蓋閘極佈線與第一基板 110。半導體島 125

形成於閘極絕緣層 124 上並位於閘極 123 上方。金屬材料之資料傳輸佈線形成於閘極絕緣層 124 上，且包含沿著縱向方向延伸並和閘極線 122 交叉之資料線 127，還有延伸到半導體島 125 上方之汲極 128 和源極 129，汲極 128 和源極 129 係於半導體島 125 上間隔分開，且汲極 128 電性連接至資料線 127，而源極 129 電性係連接至 PIN 光電二極體 130 區域內之金屬層 131，金屬層 131 貫穿設置有單一開孔 132，開孔 132 穿透金屬層 131 而露出金屬層 131 下方之閘極絕緣層 124。實務上，開孔 132 的數量係不予以限制為單一個或複數個。

【0016】 而光電導層 133 形成於金屬層 131 上，它是由摻有 n 型雜質之非晶矽層、不摻有雜質之本質非晶矽層及摻有 p 型雜質之非晶矽層所構成，並使用外部所提供的光線產生電子及電洞。第一透明導電層 134 形成於光電導層 133 上，並由選自銦錫氧化物 (ITO) 或銦鋅氧化物 (IZO) 之透明導電材料所形成。且金屬層 131、光電導層 133、第一透明導電層 134 係形成 PIN 光電二極體 130。

【0017】 鈍化層 140 覆蓋資料傳輸佈線及金屬層 131，且介電層 150 覆蓋鈍化層 140 及鈍化層 140 底下的資料傳輸佈線和 PIN 光電二極體 130，並形成多個接觸孔 151 穿過鈍化層 140 和介電層 150，而分別露出源極 129 與第一透明導電層 133 的表面。另外，金屬材料之共同佈線 160 沿著縱向方向延伸，且形成介電層 150 上，共同佈線 160 係透過接觸孔 151 (見第 5B 圖) 電性連接至 PIN 光電二極體 130 之第一透明導電層 134。並且，氮化物之阻障層 (nitride barrier) 170 形成於 TFT120 與 PIN 光電二極體 130 上方。

【0018】 根據上述實施例所揭露之平板型 X 光偵測器的組裝結構，如第 7 圖所示，針對 TFT-PIN 陣列基板 100 中 PIN 光電二極體 130 之金屬層 131 作開孔 132 設計後，因開孔 132 位置無金屬層 131 遮蔽，故可讓外部光線 (尤其是指波長 365 奈米之 UVA) 透過開孔 132 穿過 TFT-PIN 陣列基板 100，使得 UV 液態光學膠之黏著層 200 能夠固化，而將 TFT-PIN 陣列基板 100 與閃爍體基板 300 予以固定、組裝。

【0019】 請參照第 8 圖，其繪示本發明的另一種實施例所揭露之 TFT-PIN 陣列基板 100 之剖面圖。本實施例中，是在 PIN 光電二極體 130

之金屬層 131 與光電導層 133 之間更包含第二透明導電層 135，且第二透明導電層 135 同樣可由選自銦錫氧化物 (ITO) 或銦鋅氧化物 (IZO) 之透明導電材料所形成。藉此，可以增加 PIN 光電二極體 130 的電容值，維持原有畫素的儲存電荷數，再配合前述針對金屬層 131 的開孔 132 設計，可達成提高 UV 光穿透率的效果。

【0020】 綜上所述，根據本發明所揭露之平板型 X 光偵測器的 TFT-PIN 陣列基板及組裝結構，藉由 TFT-PIN 陣列基板中的 PIN 光電二極體之金屬層具有開孔設計，使得紫外光不會受到金屬層的阻擋，而能夠直接穿透過 TFT-PIN 陣列基板，而達成 UV 液態光學膠固化的效果，藉此，將可應用 UV 液態光學膠作為黏著層於閃爍體基板與 TFT-PIN 陣列基板之組裝結構，以提高量子檢測效率 (DQE) 暨 X 光醫療影像品質。

【0021】 雖然本發明以前述之實施例揭露如上，然其並非用以限定本發明。在不脫離本發明之精神和範圍內，所為之更動與潤飾，均屬本發明之專利保護範圍。關於本發明所界定之保護範圍請參考所附之申請專利範圍。

【符號說明】

【0022】

- 100 TFT-PIN 陣列基板
- 110 第一基板
- 120 TFT
- 122 閘極線
- 123 閘極
- 124 閘極絕緣層
- 125 半導體島
- 127 資料線
- 128 汲極
- 129 源極
- 130 PIN 光電二極體
- 131 金屬層
- 132 開孔

- 133 光電導層
- 134 第一透明導電層
- 135 第二透明導電層
- 140 鈍化層
- 150 介電層
- 151 接觸孔
- 160 共同佈線
- 170 阻障層
- 200 黏著層
- 300 閃爍體基板
- 310 第二基板
- 320 閃爍體
- 400 壓敏黏著膠
- 410 閃爍體基板
- 411 基板
- 412 閃爍體
- 420 TFT-PIN 陣列基板
- 423 PIN 光電二極體
- 430 液態光學膠
- 431 金屬層
- 433 光電導層
- 434 透明導電層
- 451 接觸孔
- 460 共同佈線

申請專利範圍

1. 一種平板型 X 光偵測器的 TFT-PIN 陣列基板，其包含：
 - 一第一基板；及
 - 一 TFT（薄膜電晶體）與一 PIN（正型-本質型-負型）光電二極體，形成於該第一基板上，該 PIN 光電二極體包含一金屬層、一光電導層及一第一透明導電層，該光電導層係形成於該金屬層上並使用外部所提供的光線產生電子及電洞，該第一透明導電層形成於該光電導層上，且該金屬層貫穿設置有至少一開孔，使該外部所提供的光線得以穿透該金屬層之該開孔。
2. 如申請專利範圍第 1 項所述之 TFT-PIN 陣列基板，其中該光電導層包括一摻有 n 型雜質之非晶矽層、一不摻有雜質之本質非晶矽層及一摻有 p 型雜質之非晶矽層。
3. 如申請專利範圍第 1 項所述之 TFT-PIN 陣列基板，其中該第一透明導電層係由一選自銦錫氧化物（ITO）或銦鋅氧化物（IZO）之透明導電材料所形成。
4. 如申請專利範圍第 1 項所述之 TFT-PIN 陣列基板，其中該 PIN 光電二極體更包含一第二透明導電層，位於該金屬層與該光電導層之間，用以提高該 PIN 光電二極體之電容值。
5. 如申請專利範圍第 4 項所述之 TFT-PIN 陣列基板，其中該第二透明導電層係由一選自銦錫氧化物（ITO）或銦鋅氧化物（IZO）之透明導電材料所形成。
6. 如申請專利範圍第 1 項所述之 TFT-PIN 陣列基板，其中該 TFT 包含：
 - 一閘極佈線，形成於該第一基板上，且包含一閘極線及一電性連接至該閘極線之閘極；
 - 一閘極絕緣層，覆蓋該閘極佈線與該第一基板；
 - 一半導體島，形成於該閘極絕緣層上並位於該閘極上方；
 - 一資料傳輸佈線，形成於該閘極絕緣層上，且包含一資料線、一源極及一汲極，該資料線與該閘極線交叉，該汲極和該源極係延伸至該半導體島上並間隔分開，且該汲極電性連接至該資料線，該源極電性連接至該 PIN 光電二極體之該金屬層；

- 一介電層，覆蓋該資料傳輸佈線及該 PIN 光電二極體，且包含至少一接觸孔；及
 - 一共同佈線，其形成於該介電層上，並透過該接觸孔電性連接至該 PIN 光電二極體之該第一透明導電層。
7. 如申請專利範圍第 6 項所述之 TFT-PIN 陣列基板，其中該接觸孔係複數個，藉以穿透該介電層而分別露出該源極與該第一透明導電層的表面。
 8. 如申請專利範圍第 6 項所述之 TFT-PIN 陣列基板，其中該 TFT 更包含一鈍化層，該鈍化層覆蓋該資料傳輸佈線及該金屬層，該介電層覆蓋該鈍化層，該接觸孔係穿過該鈍化層和該介電層。
 9. 如申請專利範圍第 6 項所述之 TFT-PIN 陣列基板，更包含一氮化物之阻障層，形成於該 TFT 與該 PIN 光電二極體上方。
 10. 如申請專利範圍第 6 項所述之 TFT-PIN 陣列基板，其中該開孔係穿透該金屬層而露出該金屬層下方之該閘極絕緣層。
 11. 一種平板型 X 光偵測器的組裝結構，其包含：
 - 一閃爍體基板；
 - 一黏著層，係由一 UV（紫外光）液態光學膠形成於該閃爍體基板上；
 - 及
 - 一 TFT（薄膜電晶體）-PIN（正型-本質型-負型）陣列基板，係藉由該黏著層和該閃爍體基板相貼合，且該 TFT-PIN 陣列基板包含一第一基板，該第一基板上形成有一 TFT 與一 PIN 光電二極體，該 PIN 光電二極體包含一金屬層、一光電導層及一第一透明導電層，該光電導層係形成於該金屬層上並使用外部所提供的光線產生電子及電洞，該第一透明導電層形成於該光電導層上，且該金屬層貫穿設置有至少一開孔，使該外部所提供的光線得以穿透該金屬層之該開孔，以供該 UV 液態光學膠之該黏著層固化，而固定該 TFT-PIN 陣列基板與該閃爍體基板。
 12. 如申請專利範圍第 11 項所述之平板型 X 光偵測器的組裝結構，其中該閃爍體基板包含一第二基板與一閃爍體，該閃爍體位於該第二基板上並面對於該 TFT-PIN 陣列基板。
 13. 如申請專利範圍第 11 項所述之平板型 X 光偵測器的組裝結構，其中該

- 光電導層包括一摻有 n 型雜質之非晶矽層、一不摻有雜質之本質非晶矽層及一摻有 p 型雜質之非晶矽層。
14. 如申請專利範圍第 11 項所述之平板型 X 光偵測器的組裝結構，其中該第一透明導電層係由一選自銦錫氧化物 (ITO) 或銦鋅氧化物 (IZO) 之透明導電材料所形成。
 15. 如申請專利範圍第 11 項所述之平板型 X 光偵測器的組裝結構，其中該 PIN 光電二極體更包含一第二透明導電層，位於該金屬層與該光電導層之間，用以提高該 PIN 光電二極體之電容值。
 16. 如申請專利範圍第 15 項所述之平板型 X 光偵測器的組裝結構，其中該第二透明導電層係由一選自銦錫氧化物 (ITO) 或銦鋅氧化物 (IZO) 之透明導電材料所形成。
 17. 如申請專利範圍第 11 項所述之平板型 X 光偵測器的組裝結構，其中該 TFT 包含：
 - 一閘極佈線，形成於該第一基板上，且包含一閘極線及一電性連接至該閘極線之閘極；
 - 一閘極絕緣層，覆蓋該閘極佈線與該第一基板；
 - 一半導體島，形成於該閘極絕緣層上並位於該閘極上方；
 - 一資料傳輸佈線，形成於該閘極絕緣層上，且包含一資料線、一源極及一汲極，該資料線與該閘極線交叉，該汲極和該源極係延伸至該半導體島上並間隔分開，且該汲極電性連接至該資料線，該源極電性連接至該 PIN 光電二極體之該金屬層；
 - 一介電層，覆蓋該資料傳輸佈線及該 PIN 光電二極體，且包含至少一接觸孔；及
 - 一共同佈線，其形成於該介電層上，並透過該接觸孔電性連接至該 PIN 光電二極體之該第一透明導電層。
 18. 如申請專利範圍第 17 項所述之平板型 X 光偵測器的組裝結構，其中該接觸孔係複數個，藉以穿透該介電層而分別露出該源極與該第一透明導電層的表面。
 19. 如申請專利範圍第 17 項所述之平板型 X 光偵測器的組裝結構，其中該 TFT 更包含一鈍化層，該鈍化層覆蓋該資料傳輸佈線及該金屬層，該介

電層覆蓋該鈍化層，該接觸孔係穿過該鈍化層和該介電層。

20. 如申請專利範圍第 17 項所述之平板型 X 光偵測器的組裝結構，更包含一氮化物之阻障層，形成於該 TFT 與該 PIN 光電二極體上方。
21. 如申請專利範圍第 17 項所述之平板型 X 光偵測器的組裝結構，其中該開孔係穿透該金屬層而露出該金屬層下方之該閘極絕緣層。
22. 如申請專利範圍第 11 項所述之平板型 X 光偵測器的組裝結構，其中該 UV 液態光學膠之黏度為 2000~3000 CPS。