

電子計算機之設計

謝清俊

交通大學電子科學碩士

交通大學工學院講師

在現在科學昌明的社會裡，電子計算機已成為工商業上、科學上，以及社會各方面不可缺少的工具，歐美各國，已使用的非常普遍，而在臺灣，却使用的很少。然而我們要使經濟繁榮工業起飛，電子計算機的使用，將是加速我們進步最有力的工具。我們可以預言，在不久的將來，臺灣將普遍的使用電子計算機，做種種的工作。交大這次製造實驗用電子計算機，其目的有二，第一是做教學實驗之用，學生可以利用這個計算機，了解計算機內部的構造及其計算原理，同時也可應用此計算機做各種實驗。第二、就是希望能以此為開端，這是我們自己為自己製造電子計算機的一個最基本的嘗試，我們認為，這是臺灣發展電子工業之中應該做的事情，同時我們更殷切的期望，在不久的將來，我們自己能設計、製造各式各樣的電子計算機，普遍應用於社會各方面。


此電子計算機是在交通大學研究所，電子計算機設計課程中作者與孫國祥、林子浩、鄭丙陸、陳英亮四位同學共用實驗的結果，粗陋之處，還望各位先進，不吝賜教是幸。

一、概 述

此計算機是依照通用式電子計算機(General Purpose Computer)的型式而設計，因限於經費的困難，故精神上是以「克難」的方式予以完成。使用的器材，均盡量以交大目前所有為限，使用的電晶體是2N402及2N403二種P-N-P型式的電晶體，嚴格說來此二種電晶體並非適用於交換電路之電晶體(Switching Transistor)，但實驗後發現尚可利用，於是為節省經費，便決定採用。電子計算機本身，採用方塊組合的型式，把每一個小單元，如反相器(Invertor) 閘門(Gates)及正反器(Flip-flop)等等，製成一個小的單位，然後，再把這些單位，組合成電子計算機，因此它可以很方便的安裝及拆解，便於做各種實驗。

此計算機的構造方塊圖如圖一所表示，圖中沒有記憶單元(Memory Element)是因為經費有限，無力購買磁芯，希望在下學年度內，能購些磁蕊，安裝記憶單元。輸入與輸出部份，均取克難方式，輸入採取按鈕式，而輸出採用明滅燈泡表示。

此計算機的操作頻率有三：①5kc/sec ②1c/sec ③按鈕一次操作一次，運轉方式以串連運轉為主，運算數字長度以6位二進位數字為限，其中包括一位符號位在內，可以完成之運算有七種，即為①加，②減，③乘，④位移，⑤輸入，⑥偶變，⑦傳送。




圖一 電子計算機構造方塊圖

二、邏輯設計

(1)算術單元之構造

算術單元是本計算機的重心，七種運算工作，均在此單元內完成。算術單元的構造如圖二。圖中A堆積器，B記錄器及C記錄器的長度均為最大可計算數字的長度



圖二 算術單元構造方塊圖。

(6位二進位數字)，故A、B及C皆由六個正反器所組成，它的七種運算方程式，如下表示。


- ①加 $S(A,B) \rightarrow A$ $0 \rightarrow B$
- ②減 $D(A,B) \rightarrow A$ $0 \rightarrow B$

- ③乘 $A \times B \rightarrow (AC)$ $0 \rightarrow B$
- ④輸入 $B \rightarrow A$ $0 \rightarrow B$
- ⑤位移 $A \times 2^N$, 其中N為位移次數
- ⑥偶變 $B' \rightarrow A$ $0 \rightarrow B$
- ⑦傳送 $B \rightarrow A$ $B \rightarrow B$


式中 $S(A, B)$ 表示, A與B之和, $D(A, B)$ 表示A與B之差, 而 B' 表示B之對偶數 (Complement)

(2) 控制線路之邏輯設計

由於此電子計算機採用串連運轉方式, 每個字長度為6位二進位數, 因此每一次完全的運算至少需要六個時間脈波, 其時間脈波之時間分配如圖三所表示。為產生這種時間脈波, 需一脈波產生器及一計數器 (Counter), 計數器之構造方塊圖如圖四。




圖三. 時間控制脈波之時間分配




圖四. 計數器中時間脈波

輸入取按鈕式，其輸入控制如圖五，其中Q為控制操作方程，當Q=1時開始運算，Q=0時停止運算。由於上述各種控制函數，算術單元中七種運算方程可控制如下：



圖五 輸入控制構造圖



圖六 步驟記錄器之構造

①加

QA P ₁			
QA P ₂	S(A ₆ .B ₆)→A ₁	L(A)→R(A)	P(B)→B
QA P ₃	S(A ₆ .B ₆)→A ₁	L(A)→R(A)	P(B)→B
QA P ₄	S(A ₆ .B ₆)→A ₁	L(A)→R(A)	P(B)→B
QA P ₅	S(A ₆ .B ₆)→A ₁	L(A)→R(A)	P(B)→B
QA P ₆	S(A ₆ .B _i)→A ₁	L(A)→R(A)	P(B)→B
QA P ₇	S(A ₆ .B ₆)→A ₁	L(A)→R(A)	P(B)→B
QA P ₈	0→A. 0→Q		

②減

QSP ₁			
QSP ₂	$S(A_6, B_6) \rightarrow A_1$	$L(A) \rightarrow R(A)$	$\rho(B) \rightarrow B$
QSP ₃	$S(A_6, B_6) \rightarrow A_1$	$L(A) \rightarrow R(A)$	$\rho(B) \rightarrow B$
QSP ₄	$S(A_6, B_6) \rightarrow A_1$	$L(A) \rightarrow R(A)$	$\rho(B) \rightarrow B$
QSP ₅	$S(A_7, B_6) \rightarrow A_1$	$L(A) \rightarrow R(A)$	$\rho(B) \rightarrow B$
QSP ₆	$S(A_6, B_6) \rightarrow A_1$	$L(A) \rightarrow R(A)$	$\rho(B) \rightarrow B$
QSP ₇	$S(A_6, B_6) \rightarrow A_1$	$L(A) \rightarrow R(A)$	$\rho(B) \rightarrow B$
QSP ₈	$0 \rightarrow Q, 0 \rightarrow S$		

③乘

R ₀ QMP ₁	$A_1 \cdot 1 + A'_1 \cdot 0 \rightarrow X$	$B_1 \cdot 2 + B'_1 \cdot 0 \rightarrow Y$	$0 \rightarrow C$
R ₀ QMP ₂	$XL(A'C) + X'L(AC) \rightarrow R(AC), 0 \rightarrow A_1$	$Y\rho(B') + Y'\rho(B) \rightarrow B$	
R ₀ QMP ₃	$XL(A'C) + X'L(AC) \rightarrow R(AC), 0 \rightarrow A_1$	$Y\rho(B') + Y'\rho(B) \rightarrow B$	
R ₀ QMP ₄	$XL(A'C) + X'L(AC) \rightarrow R(AC), 0 \rightarrow A_1$	$Y\rho(B') + Y'\rho(B) \rightarrow B$	
R ₀ QMP ₅	$XL(A'C) + X'L(AC) \rightarrow R(AC), 0 \rightarrow A_1$	$Y\rho(B') + Y'\rho(B) \rightarrow B$	
R ₀ QMP ₆	$XL(A'C) + X'L(AC) \rightarrow R(AC), 0 \rightarrow A_1$	$Y\rho(B') + Y'\rho(B) \rightarrow B$	
R ₀ QMP ₇	$XL(A'C) + X'L(AC) \rightarrow R(AC), 0 \rightarrow A_1$	$Y\rho(B') + Y'\rho(B) \rightarrow B$	
R ₀ QMP ₈	$6 \rightarrow R$		

R ₁ QMP ₁			
C ₆ R ₁ QMP ₂	$S(A_6, B_6) \rightarrow A_1,$	$L(A) \rightarrow R(A),$	$\rho(B) \rightarrow B$
C ₆ R ₁ QMP ₃	$S(A_6, B_6) \rightarrow A_1,$	$L(A) \rightarrow R(A),$	$\rho(B) \rightarrow B$
C ₆ R ₁ QMP ₄	$S(A_6, B_6) \rightarrow A_1,$	$L(A) \rightarrow R(A),$	$\rho(B) \rightarrow B$
C ₆ R ₁ QMP ₅	$S(A_6, B_6) \rightarrow A_1,$	$L(A) \rightarrow R(A),$	$\rho(B) \rightarrow B$
C ₆ R ₁ QMP ₆	$S(A_6, B_6) \rightarrow A_1,$	$L(A) \rightarrow R(A),$	$\rho(B) \rightarrow B$
C ₆ R ₁ QMP ₇	$S(A_6, B_6) \rightarrow A_1,$	$L(A) \rightarrow R(A),$	$\rho(B) \rightarrow B$
R ₁ QMP ₈	$L(A, C) \rightarrow R(A),$	$(R-1) \rightarrow R$	

R ₁ QMP ₁	$X \oplus Y \rightarrow A_1$
R ₁ QMP ₂	$Y\rho(B') \rightarrow B$
R ₁ QMP ₃	$Y\rho(B') \rightarrow B$
R ₁ QMP ₄	$Y\rho(B') \rightarrow B$
R ₁ QMP ₅	$Y\rho(B') \rightarrow B$
R ₁ QMP ₆	$Y\rho(B') \rightarrow B$
R ₁ QMP ₇	$Y\rho(B') \rightarrow B$
R ₁ QMP ₈	$0 \rightarrow M, 0 \rightarrow Q, (R-1) \rightarrow R, 0 \rightarrow X, 0 \rightarrow Y,$

其中R₁=R₂到R₆而R為一步驟計數器(Step Counter)

④輸入

QLP ₁	0→A		
QLP ₂	S(A ₆ ,B ₆)→A ₁ ,	L(A)→R(A),	L(B)→R(B), 0→B ₁
QLP ₃	S(A ₆ ,B ₆)→A ₁ ,	L(A)→R(A),	L(B)→R(B), 0→B ₁
QLP ₄	S(A ₆ ,B ₆)→A ₁ ,	L(A)→R(A),	L(B)→R(B), 0→B ₁
QLP ₅	S(A ₆ ,B ₆)→A ₁ ,	L(A)→R(A),	L(B)→R(B), 0→B ₁
QLP ₆	S(A ₆ ,B ₆)→A ₁ ,	L(A)→R(A),	L(B)→R(B), 0→B ₁
QLP ₇	S(A ₆ ,B ₆)→A ₁ ,	L(A)→R(A),	L(B)→R(B), 0→B ₁
QLP ₈	0→Q	0→L	

⑤位移n次

QHP ₁	n→R	
QHP ₂	R ₀ 'P(A)→A	(R-1)→R
QHP ₃	R ₀ 'P(A)→A	(R-1)→R
QHP ₄	R ₀ 'P(A)→A	(R-1)→R
QHP ₅	R ₀ 'P(A)→A	(R-1)→R
QHP ₆	R ₀ 'P(A)→A	(R-1)→R
QHP ₇	R ₀ 'P(A)→A	(R-1)→R
QHP ₈	0→Q	0→H

⑥偶變 (2的偶變數)

QKP ₁	0→A		
QKP ₂	S(A ₆ ,B ₆)→A,	L(A)→R(A),	L(B)→R(B), 0→B ₁
QKP ₃	S(A ₆ ,B ₆)→A,	L(A)→R(A),	L(B)→R(B), 0→B ₁
QKP ₄	S(A ₆ ,B ₆)→A,	L(A)→R(A),	L(B)→R(B), 0→B ₁
QKP ₅	S(A ₆ ,B ₆)→A,	L(A)→R(A),	L(B)→R(B), 0→B ₁
QKP ₆	S(A ₆ ,B ₆)→A,	L(A)→R(A),	L(B)→R(B), 0→B ₁
QKP ₇	S(A ₆ ,B ₆)→A,	L(A)→R(A),	L(B)→R(B), 0→B ₁
QKP ₈	0→C,	0→Q,	

⑦傳送

QTP ₁	0→A		
QTP ₂	S(A ₆ ,B ₆)→A,	L(A)→R(A),	ρ(B)→B
QTP ₃	S(A ₆ ,B ₆)→A,	L(A)→R(A),	ρ(B)→B
QTP ₄	S(A ₆ ,B ₆)→A,	L(A)→R(A),	ρ(B)→B
QTP ₅	S(A ₆ ,B ₆)→A,	L(A)→R(A),	ρ(B)→B
QTP ₆	S(A ₆ ,B ₆)→A,	L(A)→R(A),	ρ(B)→B
QTP ₇	S(A ₆ ,B ₆)→A,	L(A)→R(A),	ρ(B)→B
QTP ₈	0→T	0→R	

根據以上之控制方程，解出對每個單位之輸入如下：

① Q記錄器

$$P_8(A+S+R_1M+L+H+K+T) \cdot O \rightarrow Q$$

化簡為

$$QP_8(M'+R_1M) \cdot O \rightarrow Q$$

即Q記錄器之歸零輸入為 $QP_8(M'+R_1M) = QP_8(M'+R_1)$

② 對各輸入控制

$$A \cdot P_8 \cdot 0 \rightarrow A, \quad SP_8 \cdot 0 \rightarrow S, \quad LP_8 \cdot 0 \rightarrow L$$

$$H \cdot P_8 \cdot 0 \rightarrow H, \quad TP_8 \cdot 0 \rightarrow T, \quad KP_8 \cdot 0 \rightarrow K$$

$$M \cdot R_1 P_8 \cdot 0 \rightarrow M$$

③ 對R步驟計數器的輸入

(1) 置值輸入 $(P_8MR_0) \cdot 6 \rightarrow R$

(2) 減一輸入 $(HP_1+R'_0MP_9)(R-1) \rightarrow R$

此處 $P_1 = P_2 + P_3 + P_4 + P_5 + P_6 + P_7$ 餘下仿此

④ 對各符號記錄器之輸入

(1) X: $(R_0MP_1)A_1 + (R_1MP_8) \cdot 0 \rightarrow X$

(2) Y: $(R_0MP_1)B_1 + (R_1MP_8) \cdot 0 \rightarrow Y$

⑤ 對A堆積器

(1) $A_1; P_1[(A+L+C_6R_1M+T)S(A_6, B_6) + (S+K)S(A_6, B_6') + R_0'HA_6] + P_1R_0M \cdot O + (X \oplus Y)R_1P_1M \rightarrow A_1$

(2) A; $P_1[A+S+MR_1+L+K+R_0H+T] L(A) \rightarrow R(A), P_1(L+K+T)0 \rightarrow A$
化簡為 $P_1[M'H'+R_1M+R_0H] L(A) \rightarrow R(A), P_1(L+K+T)0 \rightarrow A$

⑥ 對B—記錄器

(1) $B_1; P_1[(A+S+R_1M+T)B_6 + Y(R_0+R_1)MB_6' + (K+L) \cdot 0] \rightarrow B_1$

(2) B; $P_1[(A+S+R_1M+L+K+T)L(B) + YM(R_0+R_1)L(B')] \rightarrow R(B)$

⑦ 對C—記錄器

(1) $C_1; R_0MP_1(XA_6' + X'A_6) + R_1P_8MA_6 \rightarrow C_1$

(2) C; $R_0MP_1 + R_1P_8ML(C) \rightarrow R(C)$


三、線路設計

關於實際上線路，採用TDL (Transistor Diode Logic) 之型式，如用DCTL (Direct Coupled Transistor Logic) 則所需電晶體太多，而線路過於敏感，不易控制，如用RTL (Resistor Transistor Logic) 則電壓及電流不易準確控制，增加設計上的困難，故採採用TDL型式的電路，通常電晶體之工作在飽和範圍 (Saturation Region) 之內，所用的邏輯標準，以負5到負6伏特代表邏輯上的“0”，以0伏特到


負0.5伏特代表邏輯上的“1”。

(一)基本線路設計

此處所謂基本線路乃指計算機中不可缺少的一些單元線路，如反相器、正反器、及閘、或閘、非及閘、非或閘等等。限於篇幅，無法將其設計內容，一一詳述。茲舉二例，以為說明，一為非或閘(NOR Gate)，一為正反器，其他線路均仿此原理設計。



圖七. 非或閘之線路圖及方塊圖



圖八 断路情况等值電路 圖九 通路情况等值電路

甲、非或閘之設計

非或閘之線路圖及方塊圖可由圖七表示。其中 R_K 是限制電流電阻，以控制電晶體之飽和度。 C_K 為改良暫態反應之電路，或稱加速電容。此非或閘之設計，在於決定圖中各數值之大小， V_{CC} 、 V_{BB} 、 V_L 等電源之選擇並無多大限制，通常在電晶體的規格之內皆可，為考慮負荷及其中消耗能量起見， V_{CC} 及 V_L 用負六伏，而 V_{BB} 用正六伏電源，因此決定 R_L 、 R_K 、 R_{CC} 、 C_K 、 R_{BB} 為設計此非或閘之主題，這些數值之大小；通常係由其可能工作範圍之內，選擇一適當之工作點，作決定其數值之根據。如輸入輸出比之大小，反應速率，溫度等等都是考慮的因素。設若輸入輸出比值(Fan in-Fan out Ratio)為主，則電晶體應供應電流為

$$I_{\max} = \frac{5V_L}{R_L} \quad (1)$$

線路反應之速率，主要決定於分散電路各處游離電容之大小，故 R_L 越小，其反應速率越可提高，但電晶體電流必需加以限制，故 R_L 仍需具相當大之數值，現選 $R_L=1K\Omega$ ，則 $I_{\max}=-30\text{ma}$ ，約為略小於最大規格電流之半。 R_{CO} 之值由負荷大小來決定，其大小約在 100Ω 到 200Ω 之間。 R_K 及 R_B 是決定線路堆動能力之電阻，其計算法如下：

- ①當電晶體斷路時(Off State)其等值電路如圖八。圖中 V_D 為二極體之正向降壓， V_S 為電晶體之飽和降壓：(因前及議為電晶體推動) V_M 為一正電壓，使電晶體成斷路，根據此圖，用最壞情況設計法(Worst Case Design)得下列不算式。

$$\frac{V_{BB}}{R_B} \geq \frac{\bar{V}_D + \bar{V}_S}{R_K} + \bar{I}_{CO} + \bar{I}_{EO} \quad (2)$$

式中右邊各項對溫度之改變影響甚小，大致上可互相抵消，如 V_D 為 $-2\text{mV}/^\circ\text{C}$ 而 I_{CO} 為(雙倍)/ 8°C 。

- ②當電晶體為通路(ON)時，其等值電路如圖九，圖中 m 為輸入端之電晶體數目， n 為輸入端“O”之數目， N_O 為輸出負荷之總數，由此圖中用最壞情況設計法，得下式。

$$\beta_F \left[\frac{V_L}{R_L + R_K} - \frac{\bar{R}_L}{R_L + R_K} (m\bar{I}_{CO} + n\bar{I}_{DO}) - \frac{V_{BB}}{R_B} \right] \geq \left[\frac{\bar{V}_L - (V_D + V_S)}{R_L} - \frac{V_M + V_D + V_S}{R_K} \right] \quad (3)$$

式中 β_F 為電晶體飽和情況下之電流增益(對2N403, $\beta_F = 17.5$ 當 $V_{CC} = -6$, $R_L = 1K$)計算時 $V_D = V_S = 0.3\text{v}$ (因無規格可查)而 $V_{D_{max}}$ 在 55°C 時約為 0.4v 。由(2)及(3)式可計算 R_B 及 R_K ，計算方法甚多，可應用計算機繪出 R_K 及 R_B 之上下限以求 R_K 及 R_B 之值。或可由一假設 R_K 之值求 R_B 之值再由 R_B 之值求回 R_K 之值，做這樣一步一步之嘗試解法(Cut & Try method)求 R_B 及 R_K ，現解出 R_B 及 R_K 值，如圖中所示。

一般而言， R_K 多半取一可用之較大值，以減少負荷電流。

關於 C_K 之大小，決定於電晶體內所存電量之大小，對2N403而言，在 55°C 時其儲存量約為300到400微微庫倫，其最大電量存在於(甲)最大 I_B 時，(乙)最大 I_C 時，(丙)最高溫度時，故可由下列各式計算之。

$$\bar{I}_B = \frac{\bar{V}_L}{R_L + R_K} - \frac{R_L}{R_L + R_K} (m\bar{I}_{CO} + n\bar{I}_{EO}) - \frac{V_{BB}}{R_B} \quad (4)$$

$$\bar{I}_C = \frac{\bar{V}_L - (V_D + V_S)}{R_L} - \frac{V_m + V_D + V_S}{R_K} \quad (5)$$

在最壞情況下， C_K 之兩端電壓為

$$V_C = \bar{V}_{CC} \frac{R_K}{R_L + R_K} - (mI_{CO} + nI_{DO}) \frac{R_L R_K}{R_L + R_K} - (V_D + V_S) \quad (6)$$



因 C_K 中儲存之電量至少與電晶體內電量相等故

$$(C_K V_C) \geq \bar{Q} - \frac{V_{BB}}{R_B} T \quad (7)$$

或中 \bar{Q} 為電晶體內最大存電量， T 為反相過度時期之時間長度，故 $\frac{V_{BB}}{R_B} T$ 為過度期 T 中由 V_{BB} 供應反相電流所消除電晶體內之電容，由(4)(5)(6)(7)各式，設 $I_{CO} = I_{DO} = 0$ ， $V_D + V_S = 0.55V$ ，及 $T = 0.1 \mu s$ ，而各電源及電阻之準確量皆為5% (Tolerance) 則算出 $G_K \approx 62 \mu f$

乙、正反器之設計


正反器是計算機內構成記錄器之最基本單元。正反器之線路可單獨設計，亦可由二個非或閘組合而成。其組合之方法，也有好幾種，本節即討論如何用非或閘組成正反器。前節討論之非或閘，若僅有二輸入時其構造如圖十所示。由圖十之非或閘，組成正反器方法有二，如圖十一所示。




圖十 兩輸入之非或閘

圖十一(b)之連接法較(a)為佳，因為回饋線上不需用二極體，故可直接接於底極，而可以節省一個輸入。

為化簡正反器間傳送的問題，設計了一個傳送電路，此傳送電路如圖十二所示。在圖十二中，假設輸入之值在上一條線中為“1” (0伏特)，而下面一條中為“0” (-6伏特)，則 C_1 兩端有6伏特之電壓，而 C_2 上則無。此時若有一傳送脈波來時，則 C_1 有一正脈波輸出而 C_2 則無。故可將前級資料，傳送至次級。




圖十一 由非或閘組成正反器



圖十二 傳送線路及其應用

圖中二極體有二作用，一為避免電流回輸，二為孤立正反器，使之不受傳送電路之負荷影響。由此傳送電路正反器中資料，在傳送時將不受影響，但用此電路時，需注意的是它有一定的延時，其延時約在 $5\mu s$ 。偶變正反器(Complment Flip-flop)亦可由傳送電路及正反器組成，其構造如圖十三所示。



圖十三 由傳送線路及正反器組成偶變正反器

(二) 計算機線路之完成。

由上述各種正反器，我們可以看到，當它們與傳送電路連接成位移記錄器時，它們有三種輸入：1. 對於各個正反器均有二個「置值」(set) 輸入。2. 對於每個正反器皆有二個「歸零」(Reset) 輸入。3. 對於傳送電路有一傳送脈波之輸入。我們可利用它們這些性質，將上節中所述之傳送方程式，用這種電路予以完成，舉例而言之，如對 A_1 之輸入為 $P_1[(A+L+C_0R_1M+T) S(A_0, B_0) + (S+K)S(A_0, B'_0) + R_0'HA_0] + P_1R_0M \cdot O + (X \oplus Y) R_1P_1M \rightarrow A_1$ 在此式中，我們將各項分類如下：

- 甲、 P_1R_0M 為一歸零輸入。
- 乙、 $P_1R_0'H$ 為 A_0 與 A_1 間之傳送脈波輸入。
- 丙、 R_1P_1 為一置位輸入它將 $x \oplus y$ 之值置於 A_1 中。
- 丁、 $P_1(A+L+C_0MR_1+T+S+K)$ 為連接於全加器一端之置值輸入，將 $S(A_0, B'_0)$ 或 $S(A_0, B_0)$ 之值，置於 A 中。

由此，這個堆積器 A 可以很快的建立起來，其餘的各部機件，亦用此法分析後，即可立刻裝連。

圖十四所示，為算術單元之構造圖，圖中各項輸入如上法求得。

四、結 論

此算術單元完成後，曾做若干實驗，最快之操作頻率可達100kc/sec，頻率再高，即不可靠，究其原因，主要為電晶體本身反應太慢，若用較好之電晶體，當可改良甚多。其他方面，尚稱理想。唯較之實用之計算機內的算術單元，則其構造實為簡陋。然而計算機原理之應用，由此可以說明絕大部份，故用以教學說明，甚為理想。

附 錄 參 考 資 料

1. T. C. Bartec ; Digital Computer Fundamentals, 1960
2. T. C. Bartec ; Theory & Design of Digital Machines, 1962
3. W. D. Roehr ; Switching Transistor Hand book, 1963
4. G. E. ; Transistor Manual, 1964
5. 蕭慕岳 ; 電子計算機原理 (中國電機工程師學會出版), 1963