


f
LINE
☐

焦點新聞


有望超越摩爾定律！劉柏村教授團隊成功挑戰下世代埃米級積體電路技術



劉柏村教授團隊採用新穎的半導體材料及創新技術，克服單晶片三維積體電路技術的挑戰


本校光電工程系劉柏村講座教授與玉山學者郭育教授（美國德州農工大學），共同開發可應用於單晶片三維積體電路之互補型場效電晶體技術（Complementary Field Effect Transistor, CFET）（如圖一）。透過新穎的半導體材料及創新技術，他們克服了單晶片三維積體電路技術的挑戰，達到更優越的電性效能，有望超越摩爾定律。

近年來為了打破元件物理尺度微縮上的限制，並遵循摩爾定律（Moore's law）發展軌跡，單晶片三維積體電路（Monolithic Three-dimensional Integrated Circuits, M3D-ICs）的概念被提出。也就是電晶體的佈局結構將朝向多層級垂直堆疊邁進，在有限面積下大幅提高電晶體元件數量的密度，並在未來實現超越摩爾定律（More than Moore's）的目標，打造更快速且低成本的小型晶片，為進一步的製程微縮帶來希望。



圖一、可應用於單晶片三維積體電路之垂直堆疊互補式異質場效電晶體元件結構，將可實現超高密度晶片之製造

研究團隊採用新穎的氧化銻鎢（amorphous indium tungsten oxide, a-IWO）半導體材料，能在通道只有約幾層原子的厚度下，展現優異的電流表現特性，並使邏輯電路成功達到高電壓增益（High Voltage Gain）、皮瓦特（Pico-watt）的極低靜態功耗，以及卓越且對稱的雜訊邊限（High Noise Margin）等高效特性（如圖二）。



圖二、單晶片三維垂直堆疊互補式異質場效電晶體組成的反相器電路於不同操作偏壓下，可達到：(a)低操作偏壓的電壓轉換曲線(Transfer Characteristics)；(b)高電壓增益(152V/V)；(c)皮瓦特 (pW) 等級的超低靜態功率耗損；(d)高對稱性雜訊邊限特性 (~80%) 的表現能力

本項國際合作的研發成果，具有下世代埃米級（Angstrom）積體電路技術應用的極高價值，可望實現超高電晶體密度之異質晶片材料整合技術，並能在較低的功率損耗下發揮高電晶體元件特性。將是接續「摩爾定律」之後，下一個引領半導體技術發展方向的重要指標。此研發成果，也已獲國際知名學術期刊《尖端科學》（Advanced Science）刊登。



劉柏村教授（前排中）研究團隊成功挑戰下世代埃米級積體電路技術

☰ Next. →

訂閱/取消 上期電子報

發行人：林奇宏 總編輯：陳怡如 執行編輯：彭琬玲
網頁維護：創創數位科技 瀏覽人數：0662508

Copyright © 2021 National Yang Ming Chiao Tung University All rights reserved