

IEEE 802.11 OFDM 無線區域網路之自動增益控制系統

學生：胡賢正

指導教授：沈文和教授

國立交通大學電機資訊學院 電信學程（研究所）碩士班

摘 要



近年來，由於高傳輸速率的無線區域網路(WLAN)通訊之應用與需求遽增，因而能實現高傳輸速率的正交分頻多工技術(Orthogonal Frequency Division Multiplexing, OFDM)被廣泛的研究，並應用數位訊號處理(Digital Signal Processing, DSP)與超大型積體電路(Very Large Scale Integrated Circuit, VLSI)的技術，成功的發展出符合 IEEE 802.11 OFDM WLAN 標準規範之高傳輸速率的無線區域網路消費性電子產品，如今隨時隨地無線上網已不再是口號，而是現代忙碌生活中的一個寫照。

然而要設計一個接收品質良好的無線區域網路通訊系統，必須先要有準確且快速的自動增益控制系統(Automatic Gain Control, AGC)，才能夠準確判別是封包信號(Package Signal)或是雜訊(Noise)，進而正確估算出信號能量，快速有效地設定放大系統之增益，如此頻率偏移(Frequency Offset)之粗調估算

(Coarse Estimation)、通道(Channel)之估算、頻率偏移之微調(Fine)估算及信號時間(Timing)之同步(Synchronize)才能正確的進行。

在本論文中，吾人針對 IEEE 802.11 OFDM WLAN 標準規範，製作射頻收發模組(RF Transceiver Module)、類比/數位(AD/DA)及數位/類比(DA/AD)轉換電路，並提出一套快速有效之自動增益控制系統，經由電腦模擬分析後，藉由 FPGA 來作硬體實現。並經實驗測試驗證，本自動增益控制系統在不同的調變(Modulation)及不同的資料傳輸速率(Data RATE)下，針對所有動態範圍(Dynamic Range)內之不同強度的信號，均能在二微秒至五微秒內準確的完成收斂動作。自動增益控制是 IEEE 802.11 標準規範中，在偵測到封包訊號後，第一件要做的動作，若自動增益控制沒做好，則後面的頻率偏移估算調整、通道估算、信號時間同步根本無法進行。所以本論文中，吾人針對自動增益控制系統加以研究並提出一套快速且有效並可運用在實際 IEEE 802.11 OFDM WLAN 的方法，更進一步藉由硬體電路實現來加以驗證。



Automatic Gain Control System for IEEE 802.11 OFDM WLAN
Student: Shyan-Jen Hu Advisors: Prof. Wen-Ho Sheen
Degree Program of Electrical Engineering Computer Science
National Chiao Tung University

ABSTRACT

In recent years, due to the dramatic increasing applications and needs in high transmission rate of Wireless Local Area Network (WLAN), the high transmission rate--- Orthogonal Frequency Division Multiplexing (OFDM) have been being researched extensively. With the application of Digital Signal Processing (DSP) and Very Large Scale Integrated Circuit (VLSI), high transmission rate WLAN commercialized electronic products which meet IEEE 802.11 OFDM WLAN standards have been successfully developed. Today surfing the Internet wirelessly anytime and anywhere is no longer a slogan but rather a vivid portray of modern busy life.

To design a good quality reception condition in WLAN system, however, an accurate and quick Automatic Gain Control (AGC) is needed so that we might precisely judge Package Signal from Noise and then correctly estimate the energy of signals and efficiently and effectively set gain of the enlarging system. The Coarse Estimation of Frequency Offset, the estimation of Channel, the fine estimation of Frequency Offset and the Synchronize of Timing could thus proceed without errors.

In the thesis, based on IEEE 802.11 OFDM WLAN standards, a RF Transceiver Module, AD/DA and DA/AD exchange circuit is made and a quick and effective Automatic Gain Control System has been presented. The system is put into hardware practice by FPGA after being simulated analyzed by computer. Verified with experiments and tests, the system, in different Modulations and different Data RATE, could complete precisely convergence for all signals in Dynamic Range in 2 microseconds to 5 microseconds. Automatic Gain Control system is the first action when package signals are detected in IEEE 802.11 standards. The frequency offset estimation adjustment, channel estimation and timing on the later stages cannot carry on if the automatic gain control fails. The thesis explores and researches automatic gain control system and proposes a fast and effective method which is applicable in practical IEEE 802.11 OFDM WLAN. The method has been also proved useful by hardware circuit.

誌 謝

首先，我要在此向我的指導教授—沈文和博士，表達我最真誠的謝意與感激，因為沈教授耐心且毫無保留的熱忱指導、教誨與鼓勵及其對學術研究之嚴謹態度，讓我在研究及實驗過程中遇到問題及困難時，都得以克服解決，順利的完成我本階段的研究。還有我要感謝我敬愛的教授們—李大嵩博士、郭仁財博士、張志揚博士、陳信宏博士、張文鐘博士、王蒞君博士、陳伯寧博士、吳文榕博士、李程輝博士、謝世福博士、孟慶宗博士、紀祥峰博士...等，在我這些年的學習歷程裡，不斷的指導我、教育我，使得我有充足的能力與學識，完成我的學業。還有我也要向我工作的同仁們—黃文義副總、王博慶博士、朱志遠、高文漳、陳俊偉、黃頂育、黃祖德、林育宗、殷叔茲、陳智雄、李燕妮、劉翠琴等，致上我衷心的謝意，由於你們的體諒、支援與協助，我才能在工作與學業兼顧之餘，有更多空間與餘力來完成我研究與實驗。此外，我要感謝所有無線寬頻接取系統實驗室(Broadband Radio Access Systems Lab.)的學長、學弟妹們及所有曾經協助過我的伙伴們，在你們的鼓舞與支持及協助下，我才能順利完成我的論文編寫工作。最後，我要感謝我的家人，因為有你們在幕後的支持、付出與體諒，尤其是我的太太—素幸，幫我照顧好年老的母親及二個小孩，讓我無後顧之憂的專注在工作與學業上。在此，讓我再次的致上我衷心的謝意。謝謝!

目 錄

中文提要	i
英文提要	iii
誌謝	v
目錄	vi
表目錄	vii
圖目錄	viii
符號說明	xi
第一章、	簡介.....	1
第二章、	無線區域網路 IEEE 802.11 OFDM.....	4
2.1	無線區域網路 IEEE 802.11 OFDM 標準規範介紹.....	4
2.2	PLCP Preamble.....	13
第三章、	無線區域網路 IEEE 802.11 OFDM 系統分析與建構.....	14
3.1	802.11 a/g 雙頻帶(Dual Band)無線區域網路系統.....	14
3.1.1	系統方塊圖.....	14
3.1.2	射頻接收系統.....	16
第四章、	自動增益控制系統.....	28
4.1	操作演算法(Operating Algorithm)	28
4.2	流程圖(Flowchart)	33
第五章、	測試平臺與測試資料.....	38
5.1	測試平(Test Platform)	38
5.2	測試資料(Test Data)	44
第六章、	結論.....	55
參考文獻	57
簡歷	59

表 目 錄

表 2.1.1	不同的資料傳輸速率下所對映的參數.....	5
表 2.1.2	相關時域參數.....	7
表 2.1.3	頻帶及通道之分佈.....	10
表 2.1.4	美國規範之發射功率準位.....	11
表 2.1.5	星狀誤差相對不同之資料傳輸速率.....	12
表 2.1.6	接收表現要求.....	12
表 4.1.1	OFDM 接收靈敏度表 4.1.1	28
表 4.1.2	RSSI 之 Scaling 與 Offset 的對映關係.....	32



圖目錄

圖 2.1.1	OFDM 的守護區間.....	6
圖 2.1.2	IDFT 的輸入與輸出.....	6
圖 2.1.3	在頻域上子載波的相對位置.....	7
圖 2.1.4	碼框結構.....	8
圖 2.1.5	OFDM 串列結構.....	8
圖 2.1.6	Signal 區域位元結構.....	9
圖 2.1.7	服務區域位元結構.....	9
圖 2.1.8	各頻帶通道頻譜之分佈.....	10
圖 2.1.9	發射頻譜遮罩.....	11
圖 3.1.1.1	802.11 a/g 雙頻帶系統方塊圖.....	14
圖 3.1.2.1	外差式接收.....	16
圖 3.1.2.2	零中頻.....	17
圖 3.1.2.3	天線之場形分佈.....	18
圖 3.1.2.4	GaAs 選擇開關之入射損耗與隔離能力.....	19
圖 3.1.2.5	帶通濾波器之 S 參數.....	19
圖 3.1.2.6	LNA 之主要參數 vs 頻率之曲線.....	21
圖 3.1.2.7	頻率合成電路.....	22
圖 3.1.2.8	電壓控制振盪電路結構.....	22
圖 3.1.2.9	電壓與頻率之轉換.....	22
圖 3.1.2.10	壓控制振盪電路之數學模式.....	23
圖 3.1.2.11	除頻電路之電路結構.....	23
圖 3.1.2.12	除頻電路之數學模式.....	24
圖 3.1.2.13	相位檢測電路之結構.....	24
圖 3.1.2.14	Phase Error at Loop Filter Output.....	25
圖 3.1.2.15	相位檢測電路之數學模式.....	25
圖 3.1.2.16	1 階迴路濾波器之結構.....	26

圖 3.1.2.17	迴路濾波器之數學模式.....	26
圖 3.1.2.18	Frequency Domain 之頻率合成電路的數學模式.....	26
圖 4.1.1	低雜訊放大器的三個段落放大區域.....	30
圖 4.1.2	輸入訊號強度對映實際量測之 RSSI 值.....	31
圖 4.1.3	RX Baseband Gain vs RX_BB_AGC.....	33
圖 4.2.1	AGC 流程圖.....	35
圖 5.1.1	系統測試平臺方塊圖.....	38
圖 5.1.2	FPGA Platform.....	39
圖 5.1.3	Multi-ICE、AP、Mother Board、Logic Tile & SW PowerSupply.....	39
圖 5.1.4	Logic Tile.....	40
圖 5.1.5	Multi-ICE.....	40
圖 5.1.6	Integrate AP.....	41
圖 5.1.7	Mother Board with AP and Logic Tile.....	41
圖 5.1.8	RF Module and A/D、D/A Convertors.....	42
圖 5.1.9	For 11a/b/g A/D、D/A Convertors.....	42
圖 5.1.10	RF Module.....	43
圖 5-2-1	AGC Lock in about 0.8 μs	44
圖 5-2-2	AGC Lock in about 3.75 μs	45
圖 5-2-3	AGC Lock in about 4.1 μs	45
圖 5-2-4	AGC Lock in about 0.6 μs	46
圖 5-2-5	AGC Lock in about 0.9 μs	46
圖 5-2-6	AGC Lock in about 1 μs	47
圖 5-2-7	AGC Lock in about 0.9 μs	47
圖 5-2-8	AGC Lock in about 0.8 μs	48
圖 5-2-9	11M CCK 之 I/Q 波形(CH1)與 VGA(CH2)收斂之相關	48
圖 5-2-10	11M CCK 之 AGC Lock in about 10 μs	49
圖 5-2-11	11M CCK 之 AGC Lock in about 8 μs	49
圖 5-2-12	11M CCK 之 AGC Lock in about 9 μs	50

圖 5-2-13	11M CCK 之 AGC Lock in about 10 μs	50
圖 5-2-14	11M CCK 之 AGC Lock in about 15 μs	51
圖 5-2-15	11M CCK 之 AGC Lock in about 13 μs	51
圖 5-2-16	11M CCK 之 AGC Lock in about 12.5 μs	52
圖 5-2-17	11M CCK 之 AGC Lock in about 14 μs	52
圖 5-2-18	11M CCK 之 AGC Lock in about 13 μs	53
圖 5-2-19	11M CCK 之 AGC Lock in about 17 μs	53
圖 5-2-20	11M CCK 之 AGC Lock in about 10 μs	54



符 號 說 明

- A_{pi} : Available power gain of i stage
- K_v : Slope of VCO curve
- $H(f)$: Transfer function of loop filter
- A/D : Analog to digital convertor
- NF : Noise figure
- SNR : Signal to noise ratio
- T_{FFT} : IFFT/FFT period
- T_{GI} : GI duration
- T_{GI2} : Training symbol GI duration
- Δ_F : Subcarrier frequency space
- N_{SD} : Number of data subcarriers
- N_{SP} : Number of pilot subcarriers