

國立交通大學

顯示科技研究所

碩士論文

改善聚乙烯醇製作軟性薄膜電晶體之遲滯現象



Hysteresis Suppression of Thin-Film Transistors with Poly(Vinyl Alcohol) insulator on Flexible Substrate

研究生：李則賢

指導教授：陳皇銘 博士

中華民國九十九年七月

改善聚乙烯醇製作軟性薄膜電晶體之遲滯現象

Hysteresis Suppression of Thin-Film Transistors with Poly(Vinyl Alcohol) insulator on Flexible Substrate

研究生：李則賢

Student : Tse-Hsien Lee

指導教授：陳皇銘 博士

Advisor : Dr. Huang-Ming Philip Chen

國立交通大學

顯示科技研究所



Submitted to the Institute Photonics and Display Engineering

College of Electrical and Computer Engineering

National Chiao Tung University

In partial Fulfillment of the Requirements

For the Degree of Master

In

Photonics and Display Engineering

July 2010

Hsinchu, Taiwan, Republic of China

中華民國九十九年七月

改善聚乙烯醇製作軟性薄膜電晶體之遲滯現象

學生：李則賢

指導教授：陳皇銘

國立交通大學顯示科技研究所

摘 要



本論文研究是以探討 InGaZnO_4 半導體薄膜於軟性不銹鋼基板上的彎曲特性，並嘗試以機械應力的角度來探討薄膜與薄膜間的交互作用；我們發現在基板可彎曲的限度內，使用低楊氏係數 PVA 製程介電層的薄膜電晶體遠比舊有的二氧化矽薄膜穩定，在臨限電壓的位移上從 2.4 V 降至 0.1 V，其載子遷移率均可達 $7.8 \text{ cm}^2\text{V}^{-1}\text{s}^{-1}$ ，已達到薄膜電晶體應用之要求。而在使用 PVA 製程的薄膜電晶體，電性上產生明顯的遲滯現象臨限電壓位移，藉由添加二氧化矽粉末於溶液中，大幅降低臨限電壓位移從 3.9 V 降至 0 V，其載子傳輸效率為 $9.7 \text{ cm}^2\text{V}^{-1}\text{s}^{-1}$ ，保有穩定 TFT 特性表現。

Hysteresis Suppression of Thin-Film Transistors with Poly(Vinyl Alcohol) insulator on Flexible Substrate

Student : Tse-Hsien Lee

Advisor : Dr. Huang-Ming Philip Chen

Display Institute
National Chiao Tung University

ABSTRACT

In this thesis, the electrical characteristics of amorphous InGaZnO₄ thin film transistor (TFT) on stainless steel substrate were evaluated under flat and bending conditions. Our investigation based on the interaction between films at each layers of TFT under mechanical stress. The low Young's modulus materials, such as poly vinyl alcohol (PVA), are more stable than the traditional silicon dioxide thin film under bending. The displacement of threshold voltage decreases substantially from 2.4 V to 0.1 V by using PVA as insulator. Furthermore, the hysteresis on the threshold voltage of TFT can be improved by using silicon dioxide (SiO₂) nano-particles in PVA. The threshold voltage shift is greatly reduced from 3.9 V to 0 V. The field effect mobility is 9.7 cm² V⁻¹ s⁻¹. The electrical characteristic of IGZO TFTs using SiO₂/PVA as insulator keeps a stable feature even they are built on stainless steel.

誌 謝

首先，誠摯地感謝指導教授陳皇銘教授在我兩年的碩士班生涯中給予許多教誨、關懷與鼓勵。實驗室提供了良好的設備及實驗環境讓我們可以專心在研究上。實驗室注重英文能力等精神，也讓我們不忘踏出關門研究的階段，培養國際化的視野，成為更全方位的人才，可以在未來為校爭光，回饋培育我們的社會。

兩年的碩士生活，感謝智弋學長在實驗上的指導與照顧，在實驗遇到困難時，常常為我解答一些的問題，給予我不同的思考方向。感謝淇文學長、佩宜學姊的鼎力相助，在不同研究領域依舊指導我們。感謝實驗室的同學柏叡、阿一、秀玉的陪伴及實驗上的協助，及實驗室的學弟鎮廷、季康、瑞然、思維、毓翔、家煌，讓碩二的研究生活充滿活力。

最後，我要感謝我的家人支持和鼓勵，在我求學過程中給予我的支持跟鼓勵是我最大的支柱。在這兩年中，感謝所有幫助我的人，謝謝你們。因為有了你們當初的幫助，才能造就如今的我。

目錄

中文摘要.....	i
英文摘要.....	ii
致謝.....	iii
目錄.....	iv
圖目錄.....	viii
表目錄.....	xi
第一章 序論.....	1
1-1 研究背景.....	1
1-2 軟性顯示器發展.....	2
1-2-1 軟性薄膜電晶體發展現況.....	2
1-2-2 關鍵技術之軟性製程.....	2
1-2-3 關鍵技術之軟板材料.....	4
1-2-4 製程元件的探討.....	5
1-3 氧化薄膜電晶體的發展.....	8
1-3-1 IGZO 氧化薄膜電晶體.....	9
1-4 研究動機和目標.....	13

1-5 論文架構.....	13
第二章 實驗相關原理.....	14
2-1 薄膜電晶體原理.....	14
2-2 薄膜電晶體重要參數.....	15
2-2-1 載子遷移率(mobility).....	15
2-2-2 臨限電壓(threshold voltage).....	16
2-2-3 電流開關比(on/off ratio).....	16
2-2-4 次臨界擺幅(subthreshold swing(s. s)).....	16
2-3 遲滯現象(hysteresis).....	17
2-3-1 遲滯現象原因.....	17
2-3-2 遲滯現象對電性影響.....	19
2-4 遲滯現象的幾種解決方法.....	20
2-4-1 沉積無機薄膜阻擾來自閘極的載子注入.....	20
2-4-2 替換閘極金屬材料減少載子注入.....	21
2-4-3 改善介電層材料.....	22
第三章 製程與量測設備.....	24
3-1 實驗流程.....	24

3-1-1 基板清洗.....	24
3-1-2 不鏽鋼基板前段處理.....	25
3-1-3 開極金屬蒸鍍製程(thermal coater).....	26
3-1-4 介電層 PVA 旋塗(spin coater).....	26
3-1-5 主動層材料濺鍍(sputter).....	26
3-1-6 電極金屬蒸鍍製程(thermal coater).....	27
3-2 實驗儀器及原理.....	27
3-2-1 旋佈塗抹機(spin coater).....	27
3-2-2 紫外臭氧機(UV-Ozone machine).....	27
3-2-3 熱蒸鍍機(Thermal coater).....	28
3-2-4 原子力顯微鏡(Atomic Force Microscope).....	28
3-2-5 六靶濺鍍機(sputter).....	29
3-2-6 掃描式電子顯微鏡(scanning electron microscope , SEM).....	31
3-2-7 傅立葉轉換紅外線光譜儀(FTIR).....	31
3-2-8 元件電性量測系統(Keithley 4200).....	32
3-2-9 黏度計系統.....	32
第四章 實驗與討論.....	33
4-1 聚乙烯醇製作薄膜電晶體.....	33

4-1-1 聚乙烯醇.....	33
4-1-2 PVA 濃度影響.....	34
4-1-3 PVA 厚度選取.....	37
4-1-4 PVA 彎曲電性量測與比較.....	39
4-2 PVA 的遲滯現象與改善.....	43
4-2-1 PVA 的遲滯機制(hysteresis mechanism).....	44
4-2-2 二氧化矽奈米粉末.....	45
4-2-3 PVA 和二氧化矽粉末混合溶液特性.....	45
4-2-4 PVA 添加二氧化矽的電性數據.....	49
4-2-5 C-V 和 FTIR 量測.....	51
第五章 結論.....	53
5-1 結論.....	54
5-2 未來展望.....	54
References.....	56

圖目錄

- 圖 1-1-1 SID 2010 會場所展示透明 LCD 顯示器
- 圖 1-2-1 Toshiba 面板薄化技術
- 圖 1-2-2 (a)FlexIcs 的塑膠軟板技術 (b)Lehigh University 的金屬薄膜技術
- 圖 1-2-3 OTFT 製作於(a)PET (b)PES 塑膠基板情形
- 圖 1-2-4 薄膜受(a)張應力 (b)壓應力 破壞結構示意圖。
- 圖 1-3-1 IGZO 薄膜在玻璃基板的光譜圖，在可見光區域幾乎是完全穿透的狀態。
- 圖 1-3-2 (a)非晶矽軌域示意圖，載子透過重疊 p 軌域移動
(b)IGZO 軌域示意圖，巨大的球形軌域連結載子傳輸
- 圖 1-3-3 (a)元素比例對沉積晶相的表現
(b)元素比例對載子傳輸效率的影響
- 圖 1-3-4 (a) I_D-V_D 電性圖 (b) I_D-V_G 電性圖
(c)彎曲 I_D-V_D 電性圖 (d)彎曲 I_D-V_G 電性圖
- 圖 1-3-5 (a)2004 年首次 IGZO 薄膜電晶體發表展示，在彎曲背板上量測特性
(b)2009 年展示灰階軟性電子紙，大小為 2 吋具有 VGA 等級解析度
(c)2008 年展示全彩電子紙，大小為 4 吋
(d)2007 年展示軟性有機發光二極體面板，3.5 吋具有 QCIF 等級解析度
(e)2008 年展示主動有機發光二極體面板，12.1 吋具有 WXGA 等級解析度
(f)2008 年展示主動液晶顯示器，15 吋具有 XGA 等級解析度
- 圖 2-1-1 (a)Coplanar (b>Inverted coplanar
(c)Staggered (d)Inverted staggered
- 圖 2-3-1 遲滯現象造成電性位移的電性圖
- 圖 2-3-2 (a)具有 100% 氫氧根有機物(maleimido phenol 和 vinyl phenol)
(b)添入 cinnamoyl group 替代支鏈的氫氧根來合成不同比例的有機物
- 圖 2-3-3 不同比例氫氧根(hydroxyl groups)對應的遲滯現象

圖 2-3-4 (a) V_G 正往負方向的 I_D-V_G 量測電性圖

(b) V_G 負往正方向的 I_D-V_G 量測電性圖

圖 2-4-1 (a)TFT 結構示意圖 (b)修正後電性量測的結果

圖 2-4-2 (a)TFT 結構示意圖 (b)介電層材料 BCB0(benzocyclobutenone)

圖 2-4-3 I_D-V_G 圖跟換不同金屬閘極(a)Al (b)Cr (c)Au

圖 2-4-4 (a)PVP 化學鍵結圖 (b)cross-link PVP (c)電性 I_D-V_G 圖

圖 2-4-5 FTIR 光譜圖參雜不同 MMF 濃度的吸收比較

圖 3-1-1 製作 Inverter staggered 薄膜電晶體元件流程示意圖

圖 3-1-2 製作薄膜電晶體的遮罩(mask)依序為閘極、主動層、電極

圖 3-1-3 (a)未平坦化前 (b)表面平整化後

(c)位平坦化 AFM (d)平坦化後 AFM

圖 3-1-4 介電層材料 PVA

圖 3-2-1 熱蒸鍍機台

圖 3-2-2 (a)AFM 基本結構示意圖 (b)量測原理

圖 3-2-3 sputter 基本結構示意圖

圖 3-2-4 O_2 和 Ar 比例對沉積 IGZO 薄膜的影響

圖 3-2-5 分子鍵結吸收光譜圖

圖 3-2-6 傅立葉轉換紅外線光譜儀

圖 4-1-1 由 SIGMA-ALDRICH 提供的 PVA 鍵結圖

圖 4-1-2 濃度 3.5wt% PVA 的表面平坦度圖

圖 4-1-3 (a)不同 PVA 濃度的電性 I_D-V_G 特性圖

圖 4-1-3 (b)不同 PVA 濃度的閘極漏電流

圖 4-1-4 PVA 粗糙度由左至右轉速 800/1000/1200/1400/1600 rpm

圖 4-1-5(a) 不同 PVA 厚度的電性 I_G-V_G 特性圖

(b) 272nm PVA 電性 $I_{DS}-V_D$ 特性圖

圖 4-1-6 彎曲量測實際圖

圖 4-1-7 軟板曲率半徑定義示意圖

圖 4-1-8 (a)二氧化矽介電層電性 I_D-V_G 圖

(b)PVA 介電層電性 I_D-V_G 圖

圖 4-1-9 (a)二氧化矽 (b)PVA 介電層電性 I_G-V_G 圖

圖 4-2-1 PVA 的遲滯電性 I_G-V_G 圖

圖 4-2-2 PVA 的遲滯機制

圖 4-2-3 甲醇分子架構

圖 4-2-4 溶液酸鹼度和包覆二氧化矽支鏈個數的變化

圖 4-2-5 3wt% PVA 混和 6wt% 二氧化矽所形成的薄膜 SEM 圖

圖 4-2-6 量測表面的 AFM 圖

圖 4-2-7 不同 SiO_2 濃度的電性 I_G-V_G 特性圖

圖 4-2-8 SiO_2 濃度和遲滯大小的關係

圖 4-2-9 SiO_2 濃度和單位電容的關係

圖 4-2-10 FTIR 分析圖

圖 5-2-1 (a)張應力示意圖 (b)壓應力

圖 5-2-2 多層示意圖



表目錄

表 1-1: 薄膜電晶體技術特性與發展

表 1-2: 金屬薄膜、塑膠、玻璃的比較

表 1-3 楊氏係數表

表 4-1 PVA 濃度對膜厚的影響

表 4-2 電性數據結果

表 4-3 轉速對 PVA 厚度的影響

表 4-4 二氧化矽彎曲電性數據結果

表 4-5 PVA 電性彎曲數據結果

表 4-6 3wt% PVA 遲滯電性數據

表 4-7 添加二氧化矽濃度與 pH 值的關係

表 4-8 添加二氧化矽濃度與黏度的關係

表 4-9 轉速和二氧化矽濃度的膜厚關係

表 4-10 添加二氧化矽濃度與粗糙度的關係

表 4-11 不同 SiO₂ 濃度電性數據

表 4-12 不同 SiO₂ 濃度電容數據

表 4-13 PVA 鍵結的吸收頻譜



第一章 序論

1-1 研究背景

在 FPD(Flat Panel Display)顯示元件中，薄膜電晶體(Thin Film Transistor, TFT)的研究發展是相當重要的一環，以矽半導體薄膜材料為基礎製作的 TFT 技術已相當成熟，具備高度均勻性的非晶結構(amorphous)，在沉積上提供穩定的特性表現，使得在面板尺寸的技術上可以不斷突破。然而其載子遷移率低($0.1\sim 1\text{ cm}^2\text{V}^{-1}\text{s}^{-1}$)，且材料的不透光性限制了未來的發展。

在顯示器發展方向上，材料具備穩定非晶特性 $^\circ\text{C}$ ，可在一般室溫下沉積高載子遷移率的薄膜材料，是發展軟性透光薄膜電晶體(flexible transparent Thin Film Transistor, ft-TFT)元件的主要關鍵。以元件表現來說，標準的 OLED 畫素至少需要 $4\text{ cm}^2\text{V}^{-1}\text{s}^{-1}$ 的載子傳輸率，以及大尺寸超過 90 吋的面板，在 120 Hz 的頻率操作下至少需要 $2\text{ cm}^2\text{V}^{-1}\text{s}^{-1}$ 的載子傳輸率，都是舊有非晶矽無法達成的要求。而軟性元件一般製作於塑膠基板(PET)及不銹鋼基板(Stainless steel substrate)等，基板可耐的溫度一般不超過 300°C ，在製程流程上受到一定的限制，且必須考慮在彎曲的環境下元件是否穩定操作，都是未來顯示器所必須探討的議題。




圖 1-1-1 SID 2010 會場所展示透明顯示面板

1-2 軟性顯示器發展

薄膜電晶體在軟性基板(flexible substrates)的研究上可追溯到 1995 年，首次使用軟性的玻璃基板製作非晶矽為主的薄膜電晶體，接著在 1996 年，以不銹鋼或是高分子材料的塑膠基板相繼被提出，而現今在實驗數據以及理論上有了一部分的基礎，從這一部份來探討研究的方向。

1-2-1 軟性薄膜電晶體發展現況

軟性顯示器具備輕薄可攜帶式的特性，挾著這些優勢能為替代現有產品的有利條件，其中主動型(active matrix)可撓式顯示器的薄膜電晶體目前處於研發階段，受限在於元件技術製程溫度以及軟性基板的開發，目前有非晶矽薄膜電晶體、低溫多晶矽薄膜電晶體、有機薄膜電晶體(OTFT)以及金屬氧化物電晶體(Oxide TFT)，須在克服製程溫度降低以及薄膜品質與可靠度方面探討，下表 1-1 列出薄膜電晶體技術特性與發展。

表 1-1: 薄膜電晶體技術特性與發展

驅動元件	a-Si TFT	LTPS TFT	OTFT	a-IGZO TFT
載子傳輸率($\text{cm}^2\text{V}^{-1}\text{s}^{-1}$)	0.5~1	50~450	0.1~1.5	10~50
均勻性	Good	Issue	Issue	Good
製程溫度($^{\circ}\text{C}$)	100~200	100~250	80~120	50
製程難易度	Good	Difficult	N/A	Good
塑膠基板相容性	Good	Difficult	Excellent	Good

1-2-2 關鍵技術之軟性製程

軟性製程中可區分為兩種技術，薄化技術(Thinning Technology)以及直接製程技術(Direct Process Technology)，以下分別詳細介紹其細節。

薄化技術主要是由面板廠商所主導，在舊有的平面顯示器市場中，所使用的基板以玻璃為主，為了使面板達到可攜式輕薄的要求，使用蝕刻或是研磨製程直接將玻璃的厚度從 1.4 mm 減少到 0.8 mm 以下，當面板的厚度可降至 0.3 mm 以下時，可實現彎曲面板(Curvature Display)的可能，圖 1-2-1 為 Toshiba 所發表的可彎曲面板技術。



圖 1-2-1 Toshiba 面板薄化技術

直接製程技術是直接於軟性基板進行元件製程，在此技術下可利用軟性基板捲狀特性，發展出連續的生產方式(roll to roll process)，但由於軟性基板特性不同於目前玻璃基板，需要新的元件製造技術與設備來完成。故目前研發多半是將軟性基板黏貼在玻璃基板或矽基板上，以現有的薄膜電晶體或半導體製造設備進行研發，本實驗的製程方是以直接製程技術為主。圖 1-2-2(a)為 lexICs 所開發出 100 °C 超低溫多晶矽薄膜電晶體，直接在塑膠基板進行元件製程；圖 1-2-2(b)為 Lehigh University 高溫多晶矽薄膜元件製程開發，直接在 0.1mm 厚度的薄金屬基板進行，充分展現金屬基板可高溫製程的優勢，相較其他軟性基板，有更大製程容忍度




圖 1-2-2 (a)FlexIcs 的塑膠軟板技術 (b)Lehigh University 的金屬薄膜技術

1-2-3 關鍵技術之軟板材料

在軟板材料的選擇上，可分為最常見的為塑膠和超薄玻璃，塑膠基板具有輕薄、耐衝擊、低成本的優勢；而超薄玻璃的使用主要是站在技術成熟度的角度來考量，在玻璃基板上製作的元件已有完整的製程經驗及設備搭配，然而在實際應用和製造成本的考量，塑膠基板和玻璃基板仍有許多的問題無法滿足我們在製造上及使用上的需要，這邊先說明塑膠基板和超薄玻璃面臨到的問題，以及介紹本實驗室所使用的金屬薄膜(metal foil)材料上的優勢。

目前所使用的塑膠材料以 PET 及 PES 為主，耐熱溫度約至 250 °C，使得在電晶體的製程要求上以低溫進行，以免造成基板的破壞及變形，如此需要全新的製程技術及設備來搭配，例如低溫多晶矽技術 (LTPS) 等，才能在塑膠基板上實現主動式高性能的顯示器，同時也產生較高的成本投入。在另一方面，塑膠基板的阻水氧的能力不足²，發展到目前最熱門的 OLED 顯示技術，將嚴重影響 OLED 的發光效能和使用壽命，一般要求基板阻水氣能力需達 10^{-6} g/m².day，阻氧氣能力需達 10^{-3} cc/m².day，因此需於塑膠基板上額外覆一層保護層，增加製程上的複雜性。




圖 1-2-3 OTFT 製作於(a)PET (b)PES 塑膠基板情形

玻璃基板發展出的耐溫技術約至 500~600 °C，對於已成熟的面板技術而言並不是問題。而應用可撓式顯示器最大的困難在於玻璃基板如何的薄化，薄化的玻璃基板才具有可撓性，但只是將玻璃基板薄化，尚不能實現耐衝擊的可撓曲顯示器。

接下來介紹金屬薄膜的優勢，金屬薄膜材料的耐溫遠高於塑膠以及玻璃，約為 1000 °C 以上，一般半導體製程皆低於這個溫度，沒有耐熱上的問題；且在阻擋水氧能力的問題上，不像塑膠材料容易讓水氣和氧氣穿透，故十分適合作為 OLED 的基板材料。以本研究使用的金屬薄膜不銹鋼材料來說，在材料成本方面遠比特殊耐溫玻璃來的低，且製程上耐酸鹼以及安定性也優越許多，材料取得也較為容易。而在未來量產的連續生產方式(Roll to Roll)的運用上，金屬薄膜在運送上不會產生靜電效應，遠比塑膠和玻璃材料更為恰當，下表 1-2 比較基板材質的特性。

表 1-2: 金屬薄膜、塑膠、玻璃的比較

Substrate	Metal Foil				Plastic	Glass	
	Ti	SS304	Al	Fe/Ni		Eagle TM ₂₀₀₀	Corning 1737
T _g (°C)	1668	>1300	660	N/A	225	725	666
CTE(ppm/°C)	8.6	17.3	23	1.7-2.0	55	3	3.76
Water Absorption	0	0	0	0	1.4	0	0
Thickness(mm)	0.1	0.05	0.05	0.1	0.2	N/A	0.7
Density(g/cm ³)	4.5	7.86	2.7	8.0	1.37	2.36	2.54

1-2-4 製程元件的探討

接下來要從物理和機械的角度來探討製作在軟性基板上的元件，考慮彎曲產生的機械應力(mechanical stresses)³⁻⁴，薄膜承受的應力大小可表示為

$$\sigma = Y \cdot \varepsilon \quad (1.1)$$

其中 Y 表示為楊氏係數(Young's modulus)，單位為 GPa， ε 表示薄膜受到外力大小，是個無單位的常數，一般以百分比表示。就楊氏係數定義來說，表示在彈性限度內，每單位面積受到相同應力時產生的對應形變，表 3 為常見材料楊氏係數表，一般有機材料或有機半導體材料約小於 5 GPa，玻璃約為 50-90 GPa 間。

σ 應力(stress)來源可分外力所造成的應力 σ_{ext} 、製程中所造成的應力 σ_f 和因熱膨脹係數不同所造成的熱應力 σ_{th} ，其中製程中所造成的應力 σ_f 來自於基板形狀、基板溫

度和製程中額外的擾動都有可能產生影響，為了減少此應力，在不銹鋼基板的製作上，先行黏貼在玻璃背板上，減少元件震動或形變的發生。此外不銹鋼基板上旋塗光阻 EOC103B 材料，除了做為平坦化基板，也可以減少元件在彎曲時所承受到的應力。

表 3 楊氏係數表

Material	Young's modulus (GPa)
PVA ⁵	0.001
Rubber	0.01-0.1
PTFE	0.5
Polyimide	2.5
Nylon	2-4
Aluminium	69
Glass	50-90
Copper	117
Steel	200
Diamond	1220

註: $1 \text{ N/m}^2 = 1 \times 10^{-6} \text{ N/mm}^2 = 1 \text{ Pa}$

而在薄膜厚度的影響上，將楊氏係數和厚度的乘積做為參考，當薄膜的楊氏係數和膜厚的乘積小於基板的楊氏係數和厚度的乘積時，如式(1.2)，外來的應力將大幅落在薄膜上，影響彎曲時的電性。

$$Y_f d_f \ll Y_s d_s \quad (1.2)$$

在元件彎曲後產生的電性改變是由應力所造成，應力在不同材料之間產生，為了量化彎曲造成的應力大小，可引入 Stoney formula，式(1.3)，其中 κ 表示為基板的為曲率，由 Stoney formula 可得到在固定曲率下量測元件，薄膜的楊氏係數和厚度都不會改變，元件受到的張力 ε_f 隨著跟著曲率的增加上升。而在元件架構上，IGZO 薄膜位於

介電層之上，介電層的楊氏係數將決定 IGZO 在彎曲時受到的應力大小，在舊有的製程中採用二氧化矽，二氧化矽除了要透過 PECVD 來完成的外，二氧化矽相對於有機材料具有較大的 Young's modulus(50~200 Gpa)，所以在彎曲時所受張力大小會比其他接觸 EOC130B(Young's modulus~5 Gpa)的介面大，強大的張力會使得介面間產生錯位或形變，使得二氧化矽和 a-IGZO 薄膜之間的阻抗改變，使得閘極電流在元件經過特定曲率彎曲量測後明顯下降。

$$\kappa = \frac{6Y_f^* d_f \epsilon_f}{Y_s^* d_s^2} \quad (1.3)$$

此外在彎曲時的應力也可能導致薄膜產生裂縫，如圖 1-2-4 (a)所示，在楊氏係數較高的材料中，受到同樣的外力改變的形變量較大，較有可能形成直接的裂縫，此裂縫會隨著彎曲的過程延伸；而在受到壓應力方面，薄膜像左右側邊面產生空隙如圖 1-2-4 (b)所示，膜與膜的接面將受到破壞。




圖 1-2-4 薄膜受(a)張應力 (b)壓應力 破壞結構示意圖。

從微觀的角度探討，在 TFT 結構中的各個介面，可使用 Stoney formula(1.3)來改善應力大小，為了減少彎曲造成的應力使用 PVA 或 PVP 等具有較低楊氏係數的有機材料取代二氧化矽，計畫將朝減少彎曲應力的方向繼續研究以達到彎曲時亦能與平坦狀態具有相同的電性和彎曲後元件能保持原始狀態。

1-3 氧化薄膜電晶體的發展

第一個氧化薄膜電晶體(Oxide TFT)元件是在 1996 年被發展出來，使用的金屬氧化物為 $\text{SnO}_2:\text{Sb}$ ，並以鐵電晶體⁶。而後這方面的研究不斷展開，在 2003 年使用單晶狀的 ZnO 以及 InGaZnO_4 首次被發表於 Nature 期刊，單晶沉積的 ZnO 在不經由後退火的處理下，具有極高的載子傳輸率($200 \text{ cm}^2\text{V}^{-1}\text{s}^{-1}$)，成為熱門研究的議題。然而在沉積單晶 ZnO 需要極高的製程溫度，低溫多晶結構 ZnO 也具有像多晶矽一樣，晶界缺陷(Grain Boundaries)無法克服，使得在面板尺寸發展受到一定的限制。另一個主要問題是 ZnO 沉積的薄膜載子濃度過高($\gg 10^{18} \text{ cm}^{-3}$)，太高得載子濃度使得在製作 TFT 時，通道的導電率以及元件的截止電壓(threshold voltage)不易受到控制，成為元件中不穩定的來源。

非晶狀金屬氧化物(Amorphous oxide semiconductor, AOS)被視為取代非晶矽的材料，具有以下特性上優點：

- (1)低溫環境下即可沉積薄膜，甚至可在室溫下完成。
- (2)高載子傳輸率約為 $10 \text{ cm}^2\text{V}^{-1}\text{s}^{-1}$ ，在選用適合的元素比例可達 $50 \text{ cm}^2\text{V}^{-1}\text{s}^{-1}$ 。
- (3)低操作電壓，氧化材料的墊子架構擁有特定的離子化學鍵，而所形成的能帶缺陷較原本非晶矽少掉很多。在低缺陷下，操作電壓一般可小於 5 V。
- (4)絕緣層材質有較多的選擇。目前已驗證的材料有($\text{SiO}_2, \text{SiN}_x, \text{Y}_2\text{O}_3, \text{HfO}_2, \text{Al}_2\text{O}_3^7, \text{TiO}_3^8$, organics)，主要是由於 AOS 材料本身很穩定，相較於非晶矽在絕緣層接面上的缺陷較少的緣故。
- (5)簡單的金屬電極材料，相較於非晶矽為底的薄膜電晶體，需滿足 PN 接面在電極與主動層間，以減少不必要的漏電流。AOS 材料只需尋找適合的功函數材料作為電極，使用蒸鍍的方式即可完成。
- (6)良好的表面均勻度，非晶下沉積的薄膜表面粗糙度約在 0.3 nm，且可大面積沉積。
- (7)簡單製成流程，AOS 材料適用於濺鍍系統(sputter)，不同於一般半導體矽，需要透過離子參雜來改變成膜特性，透過控制靶材元素組成比例，以及電漿氣體的流量比

例改變，即可控制成膜品質。而目前 AOS 材料的製程發展上，已被證實可使用 DC 濺鍍系統來製作，對於未來上市量產化，可提供均勻且大面積的沉積。

1-3-1 IGZO 氧化薄膜電晶體

2004 年 IGZO 首次被發表於 Nature 期刊⁹，由 ZnO 的基礎上發展而來，額外添加的 GaO 及 InO 以增加材料的穩定性，材料本身具有透明且耐彎曲的特性，由下圖 1-3-1 光譜圖可判斷，在可見光波長 400~700 nm 間的光為幾乎完全穿透的狀態，表示使用 IGZO 材料將可製作出全透明的顯示器電路。




圖 1-3-1 IGZO 薄膜在玻璃基板的光譜圖，在可見光區域幾乎是完全穿透的狀態。

在沉積薄膜製程上，IGZO 可使用在室溫的環境下沉積非晶狀的薄膜，和舊有的非晶矽特性不同，IGZO 選取的三種金屬 In、Ga、Zn 都具有較大的球型 s 軌域，元素的主量子數(principal quantum number)至少大於 4，使得 IGZO 材料具有和一般半導體認同的傳輸特性有所不同，以下圖 1-3-2 比較同屬非晶結構的矽和 IGZO 的差異。非晶矽和矽間為 sp³ 軌域鍵結，連結矽和矽間的載子移動為具方向性的 p 軌域，在非晶無序的排列下，載子傳輸路徑受到阻礙，影響到外加電場時飄移的移動距離，使得距離下次碰撞時間縮短，載子傳輸率受到限制。IGZO 的電子軌域由許多不具方向性的球形軌域組成，在非晶無序的排列下，球形軌域的重疊部分仍有較寬廣的範圍，有效的提升載子移動路徑，使得載子的遷移率較一般半導體物理所估計的要高，載子傳輸率約為 10 cm²V⁻¹s⁻¹。




圖 1-3-2 (a)非晶矽軌域示意圖，載子透過重疊 p 軌域移動

(b)IGZO 軌域示意圖，巨大的球形軌域連結載子傳輸

接著探討 IGZO 中各元素的組成要件，In、Ga、Zn 為主要透明氧化材料來源，未占有的 s 軌域提供載子傳輸的路徑，而 AOS 材料中提供高載子傳輸率的來源為其元素對應的離子，為了了解離子在 AOS 材料中扮演的角色¹⁰，比較圖 1-3-3(b)中 a-IZO 及 a-IGZO 的特性。




圖 1-3-3 (a)元素比例對沉積晶相的表現

(b)元素比例對載子傳輸效率的影響

a-IZO 對於 a-IGZO 有著比較高的載子傳輸，但製程中較難控制的載子濃度，對於 TFT 來說提供一個不穩定的來源。而添加 Ga 元素提供成膜的穩定性，Ga-O 的鍵結遠強於 In-O 和 Zn-O，抑制氧空缺(oxygen deficiencies)所生成的額外可移動電子，同時使

得載子傳輸率下降。然而對於 TFT 製程中，載子的穩定性遠比高載子傳輸率重要¹¹⁻¹²，故對氧具有強的化學離子鍵元素，提供 AOS 材料在 TFT 應用上很重要的關鍵。

在常溫大氣下量測的軟性薄膜電晶體(flexible TFT)，如圖 1-3-4(a)為 I_D-V_D 電性圖，在正的閘極電壓施加下，隨著源極電壓的增加流向源極的電流也跟著增加，顯示 IGZO 所形成的通道(channel)為 N 型，當閘極電壓為 5 V 時，源極電流可達~0.02 mA，電流曲線顯示清楚的 pinch-off 以及穩定的飽和(saturation)電流。而在圖 1-3-4(b) I_D-V_G 電性圖所示，低的關閉電流(off-current)約在 10^{-7} A，高的開啟電流(on-current)約在 10^{-3} A，載子傳輸率為 $8.3 \text{ cm}^2\text{V}^{-1}\text{s}^{-1}$ 臨限電壓表現為 1.6 V，表示 TFT 操作屬於增強模式(enhancement mode)，閘極方向的漏電(leak current)遠小於操作時的電流。




圖 1-3-4 (a) I_D-V_D 電性圖 (b) I_D-V_G 電性圖

(c) 彎曲 I_D-V_D 電性圖 (d) 彎曲 I_D-V_G 電性圖

而圖 1-3-4(c)和圖 1-2-4(d)顯示更為重要的彎曲特性，在彎曲半徑為 0.3 cm 的情況下(相對拉力約為~0.3%)，薄膜電晶體依舊維持良好的電性表現，飽和的載子傳輸率約在 $7 \text{ cm}^2\text{V}^{-1}\text{s}^{-1}$ ，電流開關比(on/off ratio)減少為 10^3 左右，仍有待研究的空間。圖 1-3-5 表示使用 IGZO 薄膜電晶體的應用領域及發展，自 2004 年首次 IGZO 薄膜電晶體展示開始，在應用領域包含顯示器面板、軟性電子紙、主動有機發光二極體面板、可撓式面板等等。




圖 1-3-5 (a)2004 年首次 IGZO 薄膜電晶體發表展示，在彎曲背板上量測特性

(b)2009 年展示灰階軟性電子紙，大小為 2 吋具有 VGA 等級解析度

(c)2008 年展示全彩電子紙，大小為 4 吋

(d)2007 年展示軟性有機發光二極體面板，3.5 吋具有 QCIF 等級解析度

(e)2008 年展示主動有機發光二極體面板，12.1 吋具有 WXGA 等級解析度

(f)2008 年展示主動液晶顯示器，15 吋具有 XGA 等級解析度

1-4 研究動機和目標

在本實驗中，軟性基板使用不銹鋼材質，具有可彎曲的特性，於上製作 Bottom gate 形式薄膜電晶體，而舊有的製程架構上，介電層使用電漿輔助式氣相沉積(PECVD)二氧化矽，高能量的電漿系統造成先沉積的閘極鋁金屬受到損壞，製作上有一定的機率打毀元件。同樣的在彎曲電性上，根據 1-2-4 介紹的機械應力為基礎，二氧化矽的楊氏係數屬於高 G Pa，受到外在應力後，容易從層和層中彎曲裂開。

研究目標使用溶液有機材料 PVA 來製作介電層，溶液製程不僅具有低成本以及大面積製程薄膜的優勢，製程中使用旋塗完成，不會破壞先前的閘極電極，且 PVA 具有較低的楊氏係數，在彎曲情況下，介電層的穩定性將大幅上升，有助於未來研究。

使用 PVA 製作的薄膜電晶體，在量測表現上產生電性位移的結果，主要是由於 PVA 材料特性產生的遲滯現象，從此方向著手研究，探討產生遲滯的來源及解決方法，為本實驗中主要的目標。



1-5 論文架構

本論文分為五個章節，第一章節為序論，介紹目前軟性薄膜電晶體的發展概況和研究目的；第二章節為實驗相關原理，介紹實驗的相關原理如薄膜電晶體結構和遲滯現象原因及探討；第三章節為製程與量測設備，是針對實驗製程使用到的材料以及量測儀器部分進行介紹，第四章節為實驗與討論，則是實驗的結果以及數據分析，以軟性基板彎曲特性和遲滯分析為主；最後一章節為本研究的結論以及未來的研究方向。

第二章 實驗相關原理

2-1 薄膜電晶體原理

以下圖 2-1-1 為薄膜電晶體四種典型結構，根據主動層(active layer)、絕緣層(insulator layer)及電極位置的不同而有所分別。先行比較 coplanar 和 staggered 的差別，coplanar 結構很類似基本 MOS 架構，主動層中的載子通道(channel)產生在靠近絕緣層面上，載子移動和電極共面；staggered 結構顧名思義，載子通道因為主動層和電極位置的關係，載子移動必須從汲極(drain)通過主動層整層後，再到靠近絕緣層的載子通道，並再通過主動層整層一次到源極(source)，路徑較長且交錯。比較這兩種路徑的優劣，coplanar 結構電流路徑較短，操作時 I_{on} 的電流會上升，而 staggered 結構電流路徑增加兩段，電流 I_{off} 明顯的下降，顯示器電路中的 On/Off ratio 會有效上升，故 staggered 結構比較適用於顯示器。

另外比較 normal 和 inverted 結構差異，normal 結構為先沉積主動層薄膜後沉積絕緣層材料，inverted 結構則為相反，一般來說不希望在主動層上有進一步的製程流程，尤其是通道上方的區塊，有機會破壞到表面而影響到 TFT 的電性表現，故本實驗薄膜電晶體架構選用 inverted staggered 為主。




圖 2-1-1 (a)Coplanar (b)Inverted coplanar

(c)Staggered (d)Inverted staggered

2-2 薄膜電晶體重要參數

薄膜電晶體元件量測考慮以下幾個重要參數，理想元件提供大的載子遷移率 (mobility)、低的臨限電壓 (threshold voltage)、高的電流開關比 (I_{on}/I_{off} ratio)，以及低次臨界擺幅 (subthreshold swing (s.s)) 為方向。

2-2-1 載子遷移率 (mobility)

材料在外加電場的情形下，可移動的電子或電洞在導體或半導體中的傳輸能力，即為載子遷移率。一般 n 型材料在操作時可移動的多數載子為電子，理論上取得載子遷移率有以下兩種方法：

(1) 元件操作在低汲極電壓 ($V_D < V_{D\ sat}$ 線性區)

電流描述可用式 2.1 來表示：

$$I_D = \frac{WC_i}{L} \mu \left(V_G - V_T - \frac{V_D}{2} \right) V_D \quad (2-1)$$

將上式 I_D 對 V_G 微分，可得轉導值 g_m (transconductance) 即為式 2.2 來表示：

$$g_m = \left(\frac{\partial I_D}{\partial V_G} \right) = \frac{WC_i}{L} \mu V_D \quad (2.2)$$

藉由量測電性特性 I_D - V_G 圖，取得 I_D/V_g 的斜率即為上式的轉導值，再將各項實驗數據值代入右邊，即可計算出載子遷移率的大小。

(2) 元件操作高汲極電壓 ($V_D \geq V_{D\ sat}$ 飽和區)

電流描述可用式 2.3 來表示：

$$I_D = \frac{WC_i}{2L} \mu (V_G - V_T)^2 \quad (2.3)$$

將上式開根號可得式 2.4 來表示：

$$\sqrt{I_D} = \sqrt{\frac{WC_i}{L} \mu} (V_G - V_T) \quad (2.4)$$

取上式對 V_G 微分可得式 2.5 來表示：

$$\frac{\partial \sqrt{I_D}}{\partial V_G} = \sqrt{\frac{WC_i}{L}} \mu \quad (2.5)$$

藉由量測電性特性 I_D - V_G 圖，取得 $\sqrt{I_D}/V_g$ 的斜率即為上式的左邊，再將各項實驗數據值代入右邊，即可計算出飽和區載子遷移率的大小。

2-2-2 臨限電壓(threshold voltage)

臨限電壓關係到元件操作時所需要的電壓供應最低需求，一般認為這和主動層與介電層介面的缺陷，或是閘極(gate)與介電層介面的缺陷，而造成束縛的電荷密度有關。載子在傳輸時被缺陷所捕獲，此時需要一個較大的電壓來將其釋放，所以有較大的束縛電荷，就必須有較大的截止電壓，這和接下來的研究有很大的關聯。依據源極電壓大小，理論上有以下兩種方法得到臨限電壓：

(1) 元件操作在低汲極電壓 ($V_D < V_{D \text{ sat}}$ 線性區)

對 I_D - V_G 圖形作微分得轉導值 g_m 式(2.2)，取 g_m 最大值時的 V_G 切線，找出與 $I_D=0$ 的截距，即為臨限電壓。

(2) 元件操作高汲極電壓 ($V_D \geq V_{D \text{ sat}}$ 飽和區)

取量測數據 I_D - V_G 圖形中的 $\sqrt{I_d}$ 與 V_G 的趨勢，找出與 $I_D=0$ 的截距即為臨限電壓。

2-2-3 電流開關比(on/off ratio)

在 accumulation mode 下，高濃度的載子累積在元件通道上，造成有較小的通道電阻存在，而產生最大的電流稱為 on state；在 depletion mode 下，通道附近的載子被排開形成空乏區，此時的通道內有較大的電阻，因而有最小的電流為 off state，取最大電流和最小電流的即為電流開關比。

2-2-4 次臨界擺幅(subthreshold swing(s.s))

元件在外加電壓下，主動層形成通道從 off state 到 on state 的速度，即為次臨界擺幅。在薄膜電晶體表現上希望元件打開的速度越快越好，希望加一點點的閘極電壓就可以提高輸出電流，其定義如式(2.6):

$$s.s = \left(\frac{\partial \log I_D}{\partial V_G} \right)^{-1} \quad (2.6)$$

故 ss 越小表示元件打開越迅速。

2-3 遲滯現象(hysteresis)

2-3-1 遲滯現象原因

薄膜電晶體中，使用高分子有機材料作為絕緣層，在電性量測 I_D-V_G 時產生來回電流曲線分離的情形，即為遲滯現象¹³⁻¹⁴。如圖 2-3-1 所示，p 型電晶體從 30 V 量測到 -30 V 後馬上逆向量測從 -30 V 到 30 V，觀察到電流曲線不重疊的情形，我們取這兩條曲線的臨限電壓(threshold voltage)的差值定義為遲滯現象大小(V_{th} shift)，以下從參考期刊探討遲滯的來源。




圖 2-3-1 遲滯現象造成電性位移的電性圖

根據 Sangyun Lee、Bonwon Koo 等人發表於 Applied physics letters 一篇 “Effects of hydroxyl groups in polymeric dielectrics on organic transistor performance”¹⁵,

詳細探討有機物產生遲滯的原因，證實遲滯來源為高分子介電層中的氫氧根(hydroxyl groups)，於介電層表面進行電荷捕捉而產生電性延遲的現象。實驗團隊嘗試合成含不同比例的氫氧根(hydroxyl groups)有機物，如圖 2-3-2 所示，來探討有機物介電層產生遲滯的關鍵。




圖 2-3-2 (a)具有 100%氫氧根有機物(maleimido phenol 和 vinyl phenol)

(b)添入 cinnamoyl group 替代支鏈的氫氧根來合成不同比例有機物




圖 2-3-3 不同比例氫氧根(hydroxyl groups)對應的遲滯現象

實驗結果如圖 2-3-3 所示，將不同比例氫氧根材料製作成 TFT，發現遲滯程度隨著氫氧根占的比例增加，嚴重影響電性表現。這邊引用傳統沉積二氧化矽介電層的假設，把氫氧根束縛電子的現象視為電子的缺陷，缺陷分布於介電層厚度中，其所產生的遲滯¹⁶位移可表示為下式(2.7):

$$\Delta V = \int_0^{t_{ox}} \frac{\rho}{\epsilon_0 \epsilon} x dx \quad (2.7)$$

ρ 表示為電子缺陷密度(electron trap density)

t_{ox} 表示為介電層厚度位置

ϵ_0 表示為真空介電係數(permittivity)

2-3-2 遲滯現象對電性影響

接下來詳細描述遲滯造成的電性問題，參考由 Cheon An Lee 發表於 Applied physics letters 的一篇¹⁷，圖示 2-4-4 表示兩個不同方向的量測 I_D - V_G 曲線圖。當 V_G 轉換從正的方向往負的移動，如圖示 2-4-4(a)，電流曲線在參考點星號之下，臨限電壓比預期還偏右，認為是在 V_G 正電壓下，正電荷(hole)從閘極(gate)注入到絕緣層，且束縛在 PVA 區塊內，同時 P 型主動層 Pentacene 的通道上感應電子，使得在 V_G 負電壓區間，必須排開原本束縛在 PVA 區塊內的正電荷，或是通道上的感應電子，造成通道開啟比預期的晚，臨限電壓向右的情形發生。




圖 2-3-4 (a) V_G 正往負方向的 I_D - V_G 量測電性圖

(b) V_G 負往正方向的 I_D - V_G 量測電性圖

當 V_G 轉換從負的方向往正的移動，如圖 2-4-4-(b) 所示，電流曲線在參考點星號之上，臨限電壓比預期還偏左，在 V_G 負電壓區間，電子從閘極(gate)注入到絕緣層，且束縛在 PVA 區塊內，同時 P 型主動層 Pentacene 的通道上感應電洞，使得在 V_G 正電壓區間，因束縛在 PVA 區塊內的電子，產生通道上的感應電洞，造成通道開啟比預期還快，臨限電壓向左的情形發生。

2-4 遲滯現象的幾種解決方法

2-4-1 沉積無機薄膜阻擾來自閘極的載子注入

從 2-3-2 章節了解介電層束縛電荷如何影響電性表現，表示從閘極和介電層接面的注入載子，進而束縛在介電層層內是影響的關鍵，嘗試在沉積 PVA 介電層前額外沉積薄膜，使用電漿式輔助氣相沉積(PECVD)一層二氧化矽，藉由比較緻密的介電層沉積，來阻擋載子注入。電性 I_D - V_G 量測如圖 2-4-1(b) 所示，來回的電流曲線緊密重疊，阻擾載子的注入解決遲滯產生的問題來源。其中二氧化矽厚度 80 nm 和 PVA 膜厚 90 nm 為實驗多組量測比較的結果。




圖 2-4-1 (a)TFT 結構示意圖

(b)修正後電性量測的結果

2-4-2 替換閘極金屬材料減少載子注入

這邊介紹另外一種阻擋載子注入到介電層的方法¹⁸，參考圖 2-4-2(a)，介電層為 Ta₂O₅ 和 BCBO 兩層，Ta₂O₅ 為 high-k 材料提升介電係數，排列層 p-6P(para-sexiphenyl)，主動層材料為 P 型有機半導體 VOPc，電極材料則以金為主。可以發現在介電層的主要材料 BCBO 中，參考化學鍵圖 2-4-2(b)，含有氫氧根的支鏈(side chain)，故電性表現推測也具有遲滯現象。

圖 2-4-3(a)為使用 Al 金屬材料製作閘極的電性結果，Al 材料功函數(work function) 為 4.3 eV，所形成的介電層和閘極的能位障(Barrier heights)為 0.9 eV，屬於較低的能位障，因遲滯產生的臨限電壓位移為 3.9 V；圖 2-4-3(b)為使用 Cr 金屬閘極，Cr 材料功函數為 4.5 eV，仍具有明顯的臨限電壓位移為 3.0 V。實驗後來採用金屬 Au 來製作閘極，金的功函數為 5.1 eV，較 Al 和 Cr 大出許多，提供 1.34 的能位障。來有效的減少載子注入的現象，如圖 2-4-3(c)所示。




圖 2-4-2 (a)TFT 結構示意圖 (b)介電層材料 BCBO(benzocyclobutenone)




圖 2-4-3 I_D - V_G 圖跟換不同金屬閘極(a)Al (b)Cr (c)Au

2-4-3 改善介電層材料

這篇直接針對材料做處理¹⁹⁻²⁰，實驗使用的介電層材料為PVP(poly 4-vinylphenol)，如圖 2-4-4(a)所示，在支鍊的苯環外有氫氧根，根據 2-3-1 的遲滯探究，氫氧根束縛載子會產生明顯的電性的影響，如圖 2-4-4(c)所示，灰色的來回電流曲線，臨限電壓位移為 41 V。為了改善遲滯的問題，使用光交聯(cross-link)原理，在分子內參雜光感應劑，照光後反應促使高分子互相交聯，而這篇製程上額外添加 MMF(methylated poly(melamine-co-formaldehyde))，促使 PVP 形成光交聯的形式，如圖 2-4-4(b)所示，原本在外面的支鏈被交聯到高分子內，減少氫氧根束縛載子的可能，同時在電性遲滯的量測，產生明顯的消滅，圖 2-4-4(b)的黑線顯示 PVP 添加 125wt% MMF 交聯之後的情形，臨限電壓位移減少為 2 V，相當明顯的結果。

在後續的量測上，利用傅立葉轉換紅外線光譜儀(FTIR)，如圖 2-4-5 所示，來確定氫氧根和 PVP 交聯分析，於吸收光譜 3400 cm^{-1} 和 3000 cm^{-1} 的尖峰，分別表示氫氧根(O-H)和碳氫根(C-H)，其中氫氧根的強度，隨著交聯材料 MMF 濃度的增加而鈍化，由此可證實氫氧根的吸收強度和遲滯現象的強度是有關聯的。




圖 2-4-4 (a)PVP 化學鍵結圖 (b)cross-link PVP (c)電性 I_D - V_G 圖




圖 2-4-5 FTIR 光譜圖參雜不同 MMF 濃度的吸收比較



第三章 製程與量測設備

3-1 實驗流程




圖 3-1-1 製作 Inverter staggered 薄膜電晶體元件流程示意圖




圖 3-1-2 製作薄膜電晶體的遮罩(mask)依序為閘極、主動層、電極

3-1-1 基板清洗

實驗上使用兩種基板，玻璃基板為量測旋塗膜厚用，不鏽鋼基板為元件製作背板，其清洗流程為相同步驟。

步驟一：

基板浸泡丙酮(acetone)於超音波震盪器震盪 20 分鐘。

步驟二:

用清潔劑(detergent)搓洗，直到沖洗時水波紋不從基板面上破開為止。

步驟三:

浸泡去離子水(DI water)於超音波震盪器震盪 20 分鐘，去除有機清潔劑。

步驟四:

使用氮氣槍將基板吹乾，放入乾淨的玻璃培養皿，使用電磁加熱攪拌機(hot plate)送入溫度約 100°C 烤 1 小時，以去除表面殘留的水氣。

3-1-2 不鏽鋼基板前段處理

在厚度 75 μm 的不鏽鋼基板，旋塗上一層厚約 1.1 μm 的光阻(EOC130B; Everlight Chemical Industrial Corporation)做為平坦層，光阻塗抹步驟如下：

步驟一:

在清洗後的不鏽鋼基板上，照射 UV-ozone 以增加基板表面能，幫助旋塗

步驟二:

旋塗光阻溶液，轉速 1200 rpm 20 秒

步驟三:

軟烤(pre-bake)100°C 時間 10 分鐘，去除多餘水分

步驟四:

UV 曝光 30 分鐘。

步驟五:

硬烤(post-bake)230°C 時間 30 分鐘。

將 EOC130B 作為平坦層可有效促使不鏽鋼基板(stainless steel)表面平整化，如圖 3-1-3(c)和圖 3-1-3(d)，由 AFM 結果中可知 roughness 由 47.3 nm 下降至 0.6 nm，平坦後有助於在基板上製程薄膜。




圖 3-1-3 (a)未平坦化前 (b)表面平整化後
(c)未平坦化 AFM (d)平坦化後 AFM

3-1-3 閘極金屬蒸鍍製程(thermal coater)

閘極材料選擇 Al 金屬蒸鍍，將 6x6 mm 鋁錠放進鎢舟，使用熱蒸鍍法將鎢舟通以電流加熱，並以遮罩(mask)圖像化閘極大小以及閘極拉線接點，在腔體真空度 5×10^{-6} torr 下，鍍率控制在 2.5~3.0 A/sec，厚度為 50 nm。

3-1-4 介電層 PVA 旋塗(spin coater)

介電層材料選擇 PVA(poly vinyl alcohol)從 SIGMA-ALDRICH 購入，其結構如圖 3-1-4 所示，在主鏈碳鏈上額外存在氫氧根的支鏈，平均分子量為 13,000~23,000 之間，約為 98% 水解(hydrolyzed)，所對應的溶劑為去離子水(DI water)，使用旋佈塗抹製作，詳細製程變因於第四章討論。




圖 3-1-4 介電層材料 PVA

3-1-5 主動層材料濺鍍(sputter)

主動層半導體材料為 IGZO($\text{In}_2\text{O}_3\text{-Ga}_2\text{O}_3\text{-ZnO}$)，元素比例(In/Ga/Zn)(1:1:1 at%)，純度為 99.99%，指定供應商為 LTS(CHEMICAL) INC.，使用射頻濺鍍系統(RF sputter)沉積薄膜，詳細原理於 3-2 實驗儀器介紹。操作流程如下：

步驟一：

經由真空系統生成，濺鍍前的腔體壓力約 5×10^{-6} torr。

步驟二：

電漿生成主要氣體為 Ar，操作模式 E 的氣體壓力為 20 mtorr，流量固定在 10 sccm，開啟電源供應系統，調整瓦數(約為 10 W)至點燃電漿為止。

步驟三：

開啟電漿氣體 O_2 ，操作模式 D 的氣體壓力為 3.8 mtorr，流量固定在 0.6 sccm，其中 O_2 的流量不僅會影響濺鍍膜的導電度，也會影響薄膜沉積速率，比例越高薄膜鍍率會越低。

步驟四：

調整電源供應系統，到目標瓦數 80 W，預先操作 2 分鐘後，打開遮板開始沉積。

3-1-6 電極金屬蒸鍍製程(thermal coater)

電極材料選擇 Al 金屬蒸鍍，將 6x6 mm 鋁錠放進鎢舟，使用熱蒸鍍法將鎢舟通以電流加熱，並以遮罩(mask)圖像化電極大小，W/L 比例為 1.4/0.3 mm，在腔體真空度 5×10^{-6} torr 下，鍍率控制在 2.5~3.0 A/sec，厚度為 50 nm。

3-2 實驗儀器及原理

3-2-1 旋佈塗抹機(spin coater)

將基板以抽氣的方式吸附在轉盤上，將旋塗的材料滴滿基板表面，利用旋轉時產生的離心力，甩去多餘的溶液並沉積成薄膜，藉由兩段轉速大小，前段轉速和時間控制膜的均勻性，後段的轉速和時間來控制膜的厚度。

3-2-2 紫外臭氧機(UV-Ozone machine)

UV/Ozone 氧化技術其原理是利用 UV 與 Ozone 反應所產生的大量具有氧化能力的自由基將有機雜質完全分解。而儀器中通過大量的乾淨空氣，利用紫外光的照射來激發氧

氣分子，來形成臭氧除去表面的有機物質。

3-2-3 熱蒸鍍機(Thermal coater)

熱蒸鍍機系統相對於濺鍍系統是一種簡易的薄膜沉積技術，具備了成本低廉以及高鍍率的優點，可透過遮罩來定義元件圖樣，多適用於小分子有機材料或金屬材料，本實驗此系統是用來進行電極的沉積。而其沉積的流程在真空系統下，外加電流於鎢舟昇華蒸發欲鍍材料，蒸發後的材料移動至基板且沉積至基板表面，其中鍍率是藉由石英震盪片上吸附的材料厚度，影響震盪頻率產生。而鍍率的大小影響一個材料的沉積狀況，以本實驗使用的鋁金屬來說，鍍率小於 1.5 A/sec 時，將無法有效沉積到基板上，在實驗上必須注意到的細節。



圖 3-2-1 熱蒸鍍機台

3-2-4 原子力顯微鏡(Atomic Force Microscope)

原子力顯微鏡(Digital Instruments Dimension 300 atomic force microscope, AFM) 是一種量測樣品表面形貌的儀器，屬於掃描探針顯微技術其中一個應用，此類型顯為技術主要利用微小探針，來偵測與樣品表面的微小作用力分析表面結構，結構如圖 3-2-2 所示。本實驗中主要是用來在介電層測量膜厚(step high)，以及表面粗糙度(Morphology)

方面的數據，理論上可以得到原子級的解析度。

實驗所使用的 AFM 屬於輕拍式(Trapping mode)的操作模式，將微小碳針黏附在懸臂式的彈簧片上，針尖比非接觸式更接近表面，偵測碳針與樣品表面之間的凡德瓦耳力(Van der Waals forces)，當真間與樣品表面原子接近到可以感受其作用力時，懸臂本身可感受反應作用力，此訊號藉由懸樑反射的雷射光束至光偵測器，接著將訊號傳入電腦運算分析出影像便可得知所需要的物理參數，精準度可達到 1nm。而載台具有 xyz 三軸位移能力的壓電陶瓷掃描器，使探針對於樣品做不同方向的掃描，利用電腦記錄針尖每一點的微調距離，可得一個區塊平面的形貌。




圖 3-2-2 (a)AFM 基本結構示意圖 (b)量測原理

3-2-5 六靶濺鍍機(sputter)

六靶濺鍍機在本實驗中目的為沉積均勻的 a-IGZO 薄膜，濺鍍中產生的製程溫度，基板溫度約 50°C，屬於常溫的範圍，對前段的元件製程影響較小，故適用在不銹鋼基板的應用上。

濺鍍構造如圖 3-2-3 所示，欲鍍靶材背板使用強力磁鐵吸附於下方，製程元件貼負於上方，且維持等速旋轉，目標使沉積薄膜均勻化，在元件前方有一片遮板，等電將點燃及操作到目標電源時才將其開啟。腔體中的電子在交流電場下，撞擊氣體管路輸入的微量 Ar(10 sccm)，鬆弛激發氣體使電漿化，並在電場的引導下撞擊 IGZO 靶材，靶材表面被撞擊的部分產生零碎的原子或離子，並重新沉積在樣品上產生均勻的薄膜。




圖 3-2-3 sputter 基本結構示意圖

在操作上可控制的因素很多，點燃的氣體通量及混和比例都對沉積薄膜有很大的影響，交流電源系統的功率提升，可以增加氣體交換成電漿的轉換率，提高濺鍍的速率，但太高的功率轟擊靶材也有可能產生龜裂。此外氣體流量的比例對沉積薄膜特性有很大的影響，以 IGZO 濺鍍條件為例，如圖 3-2-4 所示，控制 O_2 和 Ar 的電漿氣體比例，可以決定沉積膜的電阻率(Resistivity)，從半導體區間到絕緣層範圍都可成形。而實驗中控制氣體比例對沉積元素比例的影響，以及相關元素結構分析，可參考本實驗室徐智弋學長的論文。




圖 3-2-4 O₂ 和 Ar 比例對沉積 IGZO 薄膜的影響

3-2-6 掃描式電子顯微鏡(scanning electron microscope, SEM)

掃描式電子顯微鏡的原理是由一高壓產生的電子束，外加掃描線圈來偏折電子方向，控制電子束落在試片上的位置，當電子束照射到試片表面時，會激發出二次電子和反射電子吸收電子、歐傑電子等等。其中二次電子因為能量低，要很接近表面時才有機會逃出試片被偵測到，因此二次電子的產生數量會受到表面的起伏影響，藉由此原理可觀測出表面的形貌特徵。其中要注意的是，由於表面必須能產生二次電子，故試片本身要具有良好的導電性，若導電性較差的試片，則需要透過濺鍍碳膜或金膜，以避免電荷累積在表面上。

3.2.7 傅立葉轉換紅外線光譜儀(FTIR)

傅立葉轉換紅外線光譜儀原理為當分子中特定的官能基，產生的振動或轉動模式時，可吸收特定的紅外光能量，利用干涉儀得到干涉圖譜，經過傅立葉轉換而成IR的頻譜，並做各種定性及定量的分析。圖3-2-5為分子鍵結吸收光譜圖，其中吸收光譜4000~1350 cm⁻¹稱為基頻區，來源為化學鍵和官能團的特徵振動頻率區，可作為鑒定支鏈基鏈的依據。1350~650 cm⁻¹稱為指紋區，與C-C、C-O、C-X 單鍵的伸縮振動和分子骨架的彎曲振動有關，分析起來較為複雜。




圖3-2-5 分子鍵結吸收光譜圖




圖3-2-6 傅立葉轉換紅外線光譜儀

3-2-8 元件電性量測系統(Keithley 4200)

薄膜電晶體的量測儀器方面使用的是Keithley 4200 IV analyzer，在常溫長壓的環境下進行電性量測，並關上腔門減少光線對於元件的干擾。一般量測的數據主要分為 I_D-V_G 以及 I_D-V_D 兩種模式，由個人電腦部分設定控制其細項，其中本實驗主要量測的遲滯現象，是借由 I_D-V_G 量測模式中，雙向來回量測(Dual sweep)做判定，閘極電壓由-10 V 逐漸增加到10 V，再從10 V 逐漸減少到-10 V，這步驟為一次量測完成。

3-2-9 黏度計系統

本實驗使用的黏度計為BROOKFIELD 的微電腦數字型黏度計，黏度計的原理主要是選定適合的探針，施以正確範圍的旋轉力於溶液樣品裡，來測定轉軸所感測到的扭轉力，以及速度的改變。黏度計常用的單位為 $1 \text{ poise} = 1 \text{ g/cm sec} = 100 \text{ cp}$ ，水的標準黏度為1 cp，大多用來測定黏稠狀的有機溶液用。

第四章 實驗與討論

4-1 聚乙烯醇製作薄膜電晶體

本研究中使用聚乙烯醇(PVA)²¹⁻²³製作薄膜電晶體的介電層，以溶液旋塗的方法沉積薄膜，藉此替代舊有電漿輔助系統沉積的二氧化矽材料，以下詳細介紹研究方法及討論實驗數據結果。

4-1-1 聚乙烯醇

PVA 化學全名為 Poly (vinyl alcohol)，化學式表示為 $(C_2H_4O)_x$ ，是一種用途廣泛的水溶性高分子聚合物，常溫下以白色固態粉末存在，本實驗使用的 PVA 平均分子量約在 13,000~23,000 之間，水解程度(hydrolyzed)為 98%，是對水有很高的溶解度，熔點為 200°C。圖 4-1-1 為 PVA 鍵結圖，在主鏈之外存在唯一的支鏈(side chain)氫氧根(hydroxyl groups)，在實驗上能單純討論氫氧根對電性的影響。




圖 4-1-1 由 SIGMA-ALDRICH 提供的 PVA 鍵結圖

使用 PVA 製作介電層材料具有以下優點：

- (1) PVA 價格低廉，本身不具毒性及腐蝕性
- (2) 溶於無毒性的水溶液，方便使用溶液製程沉積薄膜，例如旋佈、噴塗、液滴
- (3) 沉積後續處理溫度為 100°C，屬於低溫製程，適合軟性基板製程使用
- (4) 薄膜特性方面，具有極高的平坦程度以及高介電係數(permittivity)
- (5) 在未來彎曲應用上，具有較低的楊氏係數能抵抗較大的彎曲
- (6) 在介電薄膜的發展上，已有很多研究發表使用聚乙烯醇材料可作為參考²³⁻²⁵

4-1-2 PVA 濃度影響

這邊比較不同濃度 PVA 的影響，在固定旋佈塗抹轉速 1200 rpm 下，所沉積出來的膜厚如下表 1。PVA 濃度範圍從 2.5wt%到 3.5wt%，由於大於濃度 3.5wt%的 PVA 無法完全溶解，在旋塗時不易通過 0.2 μm 的過濾子(filter)，所沉積的薄膜均勻性將無法確定，故這邊不採用過高濃度的 PVA。而從表 4-1 可發現，濃度越高的溶液其黏度明顯的上升，在同樣旋塗參數下，越黏的溶液沉積的厚度越厚，符合預期結果。圖 4-1-2 顯示在高濃度 3.5wt%之下，平坦度(roughness)為 1.3 nm，顯示沉積表面相當平坦。

表 4-1 PVA 濃度對膜厚的影響

Conc. of PVA (wt%)	Thickness (nm)	Viscosity (cp)
2.5	140	1.35
3.0	169	2.41
3.1	169	2.45
3.2	181	2.75
3.3	192	2.76
3.4	222	2.83
3.5	263	2.86




圖 4-1-2 濃度 3.5wt% PVA 的表面平坦度圖

比較不同濃度的電性結果，濃度分別為 2.5wt%、3.0wt%、3.5wt%，旋塗轉速固定在 1200 rpm，膜厚可參考表 4-1。

在圖 4-1-3(a)中顯示，越高濃度 PVA 的源極電流關閉(I_{off})時越低，濃度 3.5wt%約為 5×10^{-8} A，且在圖 4-1-3(b)中顯示往閘極的電流(I_G)也明顯下降，一般薄膜電晶體需要減少往閘極的電流，並且增加往汲極電流的大小，故高濃度的溶液是很好的選擇。然而在後續的研究中，為了額外添加二氧化矽粉末濃度的空間，且溶液必須通過過濾子完成，所以選定濃度 3.0wt%的 PVA 使用。表 4-2 為不同濃度的電性數據結果整理，臨限電壓在負的區間，對 N 型的薄膜電晶體來說，此操作屬於 depletion-mode 閘極電壓為零通道即打通。




圖 4-1-3 (a)不同 PVA 濃度的電性 I_D - V_G 特性圖




圖 4-1-3 (b)不同 PVA 濃度的閘極漏電流

表 4-2 電性數據結果

Conc. of PVA (wt%)	μ ($\text{cm}^2\text{V}^{-1}\text{S}^{-1}$)	V_{th} (V)	s. s(V/decade)	On/Off ratio
2.5	9.2	-2.0	1.0	10^4
3.0	7.9	-2.5	0.9	10^4
3.5	7.9	-2.6	1.1	10^4

使用 PVA 介電材料的 a-IGZO 薄膜電晶體，載子傳輸率介於 5~10 之間，而選用的濃度 3wt% PVA 載子傳輸率為 $7.9 \text{ cm}^2\text{V}^{-1}\text{S}^{-1}$ ，次臨界擺幅(subthreshold swing(s. s))表現為 0.9 (V/decade)，電流開關比為 10^4 ，顯示在不經後處理退火的製程下，仍有穩定的電性表現。

4-1-3 PVA 厚度選取

由 4-1-2 不同濃度的 PVA 比較，選取濃度 3wt% 的溶液來繼續以下研究。在旋塗轉速 1200 rpm 下的介電層厚度約在 170 nm，開極漏電流約在 10^{-6} A，比汲極電流開啟時電流 10^{-4} A 小，但在關閉時的汲極電流為 10^{-8} A 大，故嘗試增加介電層厚度，從旋佈塗抹的轉速來做改善。表 4-3 表示不同轉速下的 PVA 厚度，轉速越慢厚度隨之增加，而粗糙度 (roughness) 也跟著上升，參考其他同樣使用 PVA 的薄膜電晶體研究，膜厚範圍 200~800 nm 之間，參考圖 4-1-4 為利用 AFM 所量測出來的 PVA 表面，粗糙度維持在 1.1 nm，算是較平坦的選擇。改善旋塗膜厚的開極漏電流特性如圖 4-1-5(a) 所示，比較膜厚 272 nm 和 169 nm，漏電流下降約 10 倍，故改用轉速 800 rpm 作為之後實驗依據。

圖 4-1-5(b) 表示 3wt% PVA 膜厚 272 nm 下的電性 $I_{DS}-V_D$ 量測，改變不同開極電壓 3 V、6 V、9 V，汲極電壓量測 0 V 到 15 V，汲極電流飽和區間保持平坦，是相當穩定的電性結果。



表 4-3 轉速對 PVA 厚度的影響

Rotation rate (rpm)	Thickness (nm)	Roughness (nm)
800	272	1.1
1000	190	1.1
1200	169	1.1
1400	147	1.1
1600	123	0.8




圖 4-1-4 PVA 粗糙度由左至右轉速 800/1000/1200/1400/1600 rpm




圖 4-1-5(a) 不同 PVA 厚度的電性 I_G - V_G 特性圖




圖 4-1-5(b) 272nm PVA 電性 I_{DS} - V_D 特性圖

4-1-4 PVA 彎曲電性量測與比較

為了研究 PVA 在軟性基板上實際彎曲後的電性量測，將不銹鋼基板從玻璃背板拆下，實驗量測實際圖如 4-1-6 所示。在彎曲程度定義上，採用較易理解的曲率半徑方法，以基座的曲面弧度做一個圓，取圓的半徑當作彎曲程度的大小定義，曲率半徑越小的基座，基板受到彎曲越明顯，如圖 4-1-7 所示，依序為平坦(planar)、曲率半徑 5 cm、曲率半徑 3 cm。




圖 4-1-6 彎曲量測實際圖




圖 4-1-7 軟板曲率半徑定義示意圖

接續為電性量測探討與比較，在舊有的製程架構中，介電層材料使用電漿輔助氣相沉積二氧化矽完成，厚度為 100 nm，在固定汲極電流 10 V 下量測，如圖 4-1-8(a)所示；介電層材料使用 PVA 旋塗電性 I_D-V_G 圖如圖 4-1-8(b)所示。




圖 4-1-8 (a) 二氧化矽介電層電性 I_D - V_G 圖




圖 4-1-8 (b) PVA 介電層電性 I_D - V_G 圖

表 4-4 二氧化矽彎曲電性數據結果

R (cm)	μ ($\text{cm}^2\text{V}^{-1}\text{s}^{-1}$)	V_{th} (V)	s. s(V/decade)	On/Off ratio
Planar	1.3	3.4	3.1	10^4
5.0	1.0	3.2	2.8	10^4
3.0	0.4	1.0	2.1	10^4
-5.0	0.9	0	1.9	10^4
-3.0	0.8	0	2.1	10^4

表 4-5 PVA 彎曲電性數據結果

R (cm)	μ ($\text{cm}^2\text{V}^{-1}\text{s}^{-1}$)	V_{th} (V)	s. s(V/decade)	On/Off ratio
Planar	7.8	-2.2	0.63	10^4
5.0	7.8	-2.3	0.56	10^4
3.0	7.8	-2.3	0.56	10^4
-5.0	7.8	-2.3	0.56	10^4
-3.0	7.8	-2.3	0.56	10^4

比較彎曲電性結果，在載子傳輸率的表現上，舊有二氧化矽載子傳輸率約在 $1.0 \text{ cm}^2\text{V}^{-1}\text{s}^{-1}$ ，較使用 PVA 製作的載子傳輸率 $7.8 \text{ cm}^2\text{V}^{-1}\text{s}^{-1}$ 低很多，可能是電漿沉積的二氧化矽表面不均勻，或是金屬閘極有受到破壞的結果，而影響到 IGZO 半導體沉積時的表面狀況；而在彎曲電性的比較上，最重視的是臨限電壓是否有嚴重的位移，如圖 4-1-8 所示，舊有二氧化矽在彎曲之後臨限電壓位移相當明顯，在彎曲曲率半徑 5 cm 時，電壓及位移 0.2 V，甚至在曲率半徑 3 cm 環境下，汲極電流明顯受到破壞，此趨勢可由引用 Stoney formula(1.3)式解釋，在曲率半徑減少下，二氧化矽上層的 IGZO 薄膜將受到更大的張力，且和二氧化矽薄膜的楊氏係數成正比。

而在使用 PVA 介電層之後的特性表現，載子傳輸率即便彎曲之後仍相當穩定，維持在 $7.8 \text{ cm}^2\text{V}^{-1}\text{s}^{-1}$ ，臨限電壓的位移為 0.1 V ，且在彎曲曲率半徑 3 cm 的情形下，電晶體的特性不受到破壞，主要原因是來自於 PVA 具有較低的楊氏係數表現(0.002 Gpa)，在彎曲情形下 IGZO 受到張力較小的原故。




圖 4-1-9 (a)二氧化矽 (b)PVA 介電層電性 I_G - V_G 圖

二氧化矽彎曲到曲率半徑 3 cm 時，電性明顯受到破壞，在圖 4-1-9(a)顯示閘極漏電流有很大的變化，故判斷介電層在彎曲時會有很大的影響，選用旋塗 PVA 之後的漏電流則呈現很穩定的狀態。

4-2 PVA 的遲滯現象與改善

研究中使用 PVA 製作薄膜電晶體，以溶液旋塗的方法沉積薄膜，在電性 I_D-V_G 量測遲滯現象，輸入來回閘極電壓模式(Dual sweep)，其可觀測其情形。如圖 4-2-1 所示，為使用濃度 3wt% PVA 的電性現象。




圖 4-2-1 PVA 的遲滯電性 I_G-V_G 圖

表 4-6 3wt% PVA 遲滯電性數據

	μ ($\text{cm}^2\text{V}^{-1}\text{S}^{-1}$)	On/off ratio	$V_{th}(\uparrow)$	$V_{th}(\downarrow)$	ΔV_{th} (V)
Pure PVA	7.8	10^4	-1.1	-5.0	3.9

遲滯現象的定義上，如圖 4-2-1 所示，從 I_D-V_G 實驗數據萃取來回兩個方向的臨限電壓，取其中臨限電壓的位移定義為強度的大小。濃度 3wt% PVA 遲滯現象產生的電性位移為 3.0 V。

4-2-1 PVA 的遲滯機制(hysteresis mechanism)

參考 2-3-1 遲滯現象原因以及 2-3-2 遲滯現象對電性影響，推論出 PVA 在 N 型材料產生遲滯機制。

參考下方的圖 4-2-2，一開始閘極電壓輸入為負，電子由閘極注入到 PVA 介電層內，且被支鏈的氫氧根(hydrogen groups)給束縛住(trapped)，在閘極電壓由負往正之後，原本 IGZO 通道開啟電壓會比預期的還要晚，主要是閘極的電壓一部分用來排開束縛載子的原故，使得電流曲線往右邊偏移的現象。在實驗數據可由臨限電壓來觀察遲滯現象。

在反轉方向(reverse)的閘極電壓時，如圖 4-2-2(c)所示，閘極的正偏壓造成電洞注入到 PVA 介電層內，使得在閘極電壓轉成負的區間，原本關閉源極電流的電壓，因為束縛電洞的關係，會有一部分的電壓用來排開電洞，使得電流曲線往左邊偏移的現象。




圖 4-2-2 PVA 的遲滯機制

4-2-2 二氧化矽奈米粉末

這邊介紹 PVA 介電層研究中，嘗試添加的材料二氧化矽奈米粉末²⁵⁻³¹，屬於水溶性的顆粒材料，粒徑大小約在 10-20 nm 間，溶解於甲醇溶劑(Methanol)，酸鹼度 pH 為 3.6，其中二氧化矽濃度為 30wt%，甲醇具有揮發度高和沸點低(約為 65°C)的特性，在溶液製程上較好處理。




圖 4-2-3 甲醇分子架構

4-2-3 PVA 和二氧化矽粉末混合溶液特性

這邊介紹 PVA 混和二氧化矽溶液特性，在這一部分的期刊研究已相當完整，在溶液中的 PVA 會輕易包覆在二氧化矽表面，每顆二氧化矽包覆的 PVA 支鏈會隨所處溶液酸鹼度有很大的變化，在偏酸 pH 5 的溶液中，平均每顆二氧化矽包覆 2.5 個支鏈氫氧根，如圖 4-2-4 所示。





圖 4-2-4 溶液酸鹼度和包覆二氧化矽支鏈個數的變化

由表 4-7 可知，實驗用的溶液 pH 值約在 5~6 之間，隨著二氧化矽溶液的添加溶液趨向酸性，主要是來自甲醇溶劑 pH 值為 3.6 的影響，故在實驗上不再額外添加溶劑調整溶液的酸鹼，可減少之後的研究薄膜特性時的複雜程度。

表 4-7 添加二氧化矽濃度與 pH 值的關係

	Pure PVA	3wt% SiO ₂	4wt% SiO ₂	5wt% SiO ₂	6wt% SiO ₂
pH	6.4	5.8	5.7	5.7	5.7

為了更了解二氧化矽粉末混合在 PVA 溶液內的情形，量測沉積薄膜的 SEM 圖 4-2-5 作為觀察用，在 SEM 放大倍率為 200 nm 的 Top view 結果中，混合的二氧化矽為濃度 6wt%，顯示粉末均勻的分散在表面，粒徑在 10-20 nm 間，不具有嚴重的團聚現象，適合溶液旋塗使用；在 Cross section 的結果裡顯示，沉積的薄膜密集的堆排，內層不具有明顯的空隙，形成緻密的介電薄膜。






圖 4-2-5 3wt% PVA 混和 6wt% 二氧化矽所形成的薄膜 SEM 圖

在不同二氧化矽濃度的溶液中，具有不同黏度的溶液特性，如表 4-8 所示，為了之後製作介電層的需求，利用轉速的控制將膜厚控制在一定的範圍內。

表 4-8 添加二氧化矽濃度與黏度的關係

	Pure PVA	3wt% SiO ₂	4wt% SiO ₂	5wt% SiO ₂	6wt% SiO ₂
Viscosity(cp)	2.8	2.9	3.5	3.7	4.7

表 4-9 轉速和二氧化矽濃度的膜厚關係

	800 rpm	1400 rpm	1600 rpm	2000 rpm	2400 rpm	2800 rpm
Pure PVA	272					
3wt% SiO ₂	348	272				
4wt% SiO ₂	401			284		
5wt% SiO ₂	474	350		370	296	
6wt% SiO ₂	675	497	492	377		303

註：膜厚單位 nm




圖 4-2-6 量測表面的 AFM 圖

由左至右(a)Pure PVA (b)3wt% (c)4wt% (d) 5wt% (e) 6wt% SiO₂/PVA solution

表 4-10 添加二氧化矽濃度與粗糙度的關係

	Pure PVA	3wt% SiO ₂	4wt% SiO ₂	5wt% SiO ₂	6wt% SiO ₂
Roughness (nm)	0.9	5.6	5.7	5.9	5.9

顯示添加越多二氧化矽粉末的溶液，黏度將越大，添加 6wt% 二氧化矽的黏度為純 PVA 的 1.7 倍，故在旋塗的轉速參數上，要達到相同膜厚的區間，勢必要調高轉速來控制，由表 4-9 可知，6wt% 二氧化矽轉速為 2800 rpm，膜厚可下降至 303 nm。表 4-10 為表面粗糙度關係，濃度越大的表面將越粗糙。

4-2-4 PVA 添加二氧化矽的電性數據

圖 4-2-7 比較相同濃度的 PVA 溶液添加不同二氧化矽粉末濃度情形，濃度 3wt% 到 6wt% 間，由於全部濃度汲極電流曲線較為複雜，故取純 PVA、添加 3wt% 二氧化矽以及 6wt% 二氧化矽作比較，詳細電性數據呈現在表 4-11。




圖 4-2-7 不同 SiO₂ 濃度的電性 I_G-V_G 特性圖

表 4-11 不同 SiO₂ 濃度電性數據

	μ (cm ² V ⁻¹ S ⁻¹)	On/off ratio	s. s. (V/decade)	V _{th} (↑) (V)	V _{th} (↓) (V)	ΔV_{th} (V)
Pure PVA	7.8	10 ⁴	0.63	-1.1	-5.0	3.9
3wt% SiO ₂	8.2	10 ⁴	0.70	-0.6	-2.0	1.4
4wt% SiO ₂	8.2	10 ⁴	0.70	-0.6	-1.7	1.1
5wt% SiO ₂	9.7	10 ⁴	0.70	-0.4	-0.6	0.2
6wt% SiO ₂	9.7	10 ⁴	0.70	-0.4	-0.4	0.0

從表 4-11 的臨限電壓位移可發現，位移電壓的大小隨著二氧化矽濃度的添加而下降，在添加 6wt% 二氧化矽粉末之後，臨限電壓的位移減少為 0，這是由於越多的 PVA 支鏈氫氧根吸附在二氧化矽微粒表面，鍵結呈現穩定的狀態，在 TFT 操作時不易束縛來自閘極的載子，電性延遲的遲滯現象將有效改善。圖 4-2-8 為 SiO_2 濃度和遲滯大小的關係，添加二氧化矽粉末於 PVA，遲滯電性位移由 3.9 V 降至 0 V。

在表 4-11 的電性數據也觀察到另外一個現象，當二氧化矽濃度添加越多，單方向的臨限電壓開始向右位移，純 PVA 的臨限電壓為 -1.1 V，和二氧化矽濃度 6wt% 的臨限電壓 -0.4 V 相比，向右偏移了 -0.7 V，根據式(4.1)推測是介電層的電容值產生變化，而影響到感應的載子數目，在 4-2-5 章節將量測介電層的電容值和電壓的關係。

$$C = QV \quad (4.1)$$




圖 4-2-8 SiO_2 濃度和遲滯大小的關係

4-2-5 C-V 和 FTIR 量測

為了更進一步探討介電層 PVA 特性，製作 MIM 架構量測電容數據，其結果顯示如圖 4-2-9 所示，純 PVA 的單位電容平均為 45.4 nF/cm^2 ，除以 AFM 量測出的薄膜厚度，可得介電係數 K 值為 14，是為高介電係數材料(high-k)。而隨著二氧化矽粉末濃度的增加，單位電容隨之下降，介電常數也往下遞減，在添加 6wt% 的二氧化矽溶液中，介電常數 K 值為 8，推測其原因，是受到二氧化矽本身介電係數 3.9 的影響，添加濃度越多，所形成介電層的介電係數也跟著下降。




圖 4-2-9 SiO₂ 濃度和單位電容的關係

表 4-12 不同 SiO₂ 濃度電容數據

	Capacitance (nF/cm ²)	Thickness (nm)	Dielectric constant
Pure PVA	45.4	272	14
3wt% SiO ₂	37.6	272	12
4wt% SiO ₂	35.9	285	12
5wt% SiO ₂	28.5	296	10
6wt% SiO ₂	22.1	303	8

圖 4-2-10 為利用 FTIR 量測的紅外光吸收頻譜，藉由參考相關³²⁻³³PVA 分子吸收研究，判斷出各吸收峰值所代表的鍵結位置，在純 PVA 吸收波長數 3330 cm^{-1} 的位置表示氫氧根的範圍，比較混合二氧化矽後的溶液峰值波長數 3365 cm^{-1} ，不僅在吸收強度上有明顯的差異，且混合二氧化矽溶液峰值有向右偏移的結果，顯示氫氧根的強度在添加二氧化矽後大幅下降，這和先前章節所參考的研究結果趨勢一致，表示 PVA 的支鏈氫氧根在吸附於二氧化矽表面之後，鍵結較為穩定，不容易再額外束縛載子。

其他的峰值包含純 PVA 的非對稱碳氫鍵的震動 $\nu_a(\text{CH}_2)$ 2939 cm^{-1} ，以及對稱碳氫鍵的震動 $\nu_s(\text{CH}_2)$ 2906 cm^{-1} ，在混和溶液中的吸收強度也有些微下降，但沒有明顯的位移。而在混合溶液的波長數 1094 cm^{-1} 為二氧化矽 Si-O-Si 的峰值，和參考研究相符合。而溶劑部分殘餘的甲醇碳氧鍵 $\nu\text{C-O}$ 峰值 1030 cm^{-1} 也在其中，可在製程流程上使用烘箱抽氣加熱，在 70°C 下烘烤 12 小時來使其揮發，消除額外的鍵結吸收。




圖 4-2-10 FTIR 分析圖

表 4-13 PVA 鍵結的吸收頻譜

Assignment	Pure PVA	PVA mixed 6wt% SiO ₂
ν (OH)	3330	3365
ν_a (CH ₂)	2939	2939
ν_s (CH ₂)	2906	2910
ν (Si-O-Si)		1094
ν (C-O)	1091	

註:Wave number 單位為 cm^{-1}



第五章 結論

5-1 結論

本研究展示利用 PVA 高分子介電層製作於軟性薄膜電晶體的優勢，利用其低楊氏係數及溶液製程旋塗的優越性，在不銹鋼軟性基板上，彎曲電性量測具有較低的臨限電壓位移 0.1 V ，且不影響前段閘極金屬膜薄的沉積。但由於 PVA 支鏈氫氧根的特性，在 TFT 閘極電壓來回量測下，束縛多餘載子使得電性產生位移 3.9 V ，稱為遲滯現象，為本研究的主要研究方向。

為了改善介電層遲滯現象，嘗試於 PVA 溶液內添加二氧化矽奈米粉末，使得支鏈氫氧根吸附在二氧化矽表面，鍵結呈現穩定的狀態，藉此減少 TFT 操作時束縛載子的現象，大幅改善電性位移為 0 V 。

5-2 未來展望

在軟性薄膜電晶體的發展上，為了能在背板彎曲時依舊保有穩定的電性，改從機械應力的角度探討 TFT 和軟性基板的關係，可以發現在彎曲曲率為正的情況下，表面的薄膜電晶體是受到彎曲的張應力(Tension)在作用，薄膜在超過彈性限度的情況下，表面會產生裂痕；而在彎曲曲率為負值時，壓應力(compression)會使薄膜表面和基板產生縫隙。在這邊提出使用上下多層的構造，在原本的 TFT 上面額外覆蓋一層材料，在彎曲時 TFT 將受到張應力和壓應力的影響，選擇適當的 TFT 位置，將使兩力互相抵消，減緩




圖 5-2-1 (a)張應力示意圖 (b)壓應力




圖 5-2-2 多層示意圖

在彎曲時超過彈性限度的狀況。此位置可利用 Stoney formula 估計判斷，藉由上下夾層造成相反方向的張力，在原本 TFT 結構上增加一層厚為 d_p 、Young's modules 為 Y_p 的保護膜，滿足(5.1)式，藉此方法來解決彎曲電性的問題。

$$Y_s d_s^2 = Y_p d_p^2 \quad (5.1)$$

另外在介電層 PVA 的遲滯討論上，原本 TFT 結構中的主動層材料為無機的 IGZO，在使用濺鍍沉積 IGZO 時，會破壞介電層的表面，造成嚴重的閘極漏電，或是濺鍍產生額外的電子束縛在介電層內，在這樣的製程架構下，介電層遲滯的問題會較為複雜，故可以改採用有機的主動層材料，像是使用蒸鍍來沉積的 pentance，或是本實驗室研究的有機材料 TiOPc 來完成，在實際說明上會更有說服力。

Reference

- [1] C. C. Wu, S. D. Theiss, G. Gu, M. H. Lu, J. C. Sturm, S. Wagner, and S. R. Forrest, "Integration of organic LED's and amorphous si TFT's onto flexible and lightweight metal foil substrates," *IEEE Electron Device Lett.*, vol. 18, no. 12, pp. 609–612, Dec. 1997.
- [2] D. U. Jin, T. W. Kim, H. W. Koo, D. Stryakhilev, H. S. Kim, S. J. Seo, M. J. Kim, H. K. Min, H. K. Chung, and S. S. Kim, "Invited paper: highly robust flexible AMOLED display on plastic substrate with new structure," *SID'10 Digest*, pp. 703-705, May. 2010.
- [3] H. Gleskova, S. Wagner, and Z. Su, "a-Si : H TFTs made on polyimide foil by PE-CVD at 150 degrees C," *Mater. Res. Soc. Symp. Proc.*, vol 508, no. 73, pp. 73-78, Apr. 1998.
- [4] Suo Z, Ma EY, Gleskova H, Wagner S, "Mechanics of rollable and foldable film-on-foil electronics," *Appl. Phys. Lett.* vol 74, no. 8, pp. 1177-1179, Feb. 1999.
- [5] J. Fromageau, E. Brusseau, and D. Vray, "Characterization of PVA Cryogel for Intravascular Ultrasound Elasticity Imaging," *IEEE Trans. Ultrason., Ferroelect., Freq. Contr.*, vol. 50, no. 10, pp. 1318–1326, Oct. 2003.
- [6] M. W. J. Prins, K.-O. Grosse-Holz, G. Müller, J. F. M. Cillessen, J. B. Giesbers, R. P. Weening, and R. M. Wolf, "A ferroelectric transparent thin-film transistor," *Appl. Phys. Lett.* vol 68, no. 25, pp. 3650-3652, Apr. 1996.
- [7] J. B. Kim, C. Fuentes-Hernandez, W. J. Potscavage, Jr., X.-H. Zhang, and B. Kippelen, "Low-voltage InGaZnO thin-film transistors with Al₂O₃ gate insulator grown by atomic layer deposition," *Appl. Phys. Lett.* vol 94, no. 14, pp. 14217, Apr. 2009.
- [8] J. B. Kim, C. Fuentes-Hernandez, and B. Kippelen, "High-performance InGaZnO thin-film transistors with high-k amorphous Ba_{0.5}Sr_{0.5}TiO₃ gate insulator," *Appl. Phys. Lett.* vol 93, no. 24, pp. 242111, Dec. 2008.
- [9] K. Nomura, H. Ohta, A. Takagi, T. Kamiya, M. Hirano, and H. Hosono, "Room-temperature fabrication of transparent flexible thin-film transistors using amorphous oxide semiconductors," *Nature*, vol. 432, no. 7016, pp. 488-492, Nov. 2004.
- [10] K. Nomura, A. Takagi, T. Kamiya, H. Ohta, M. Hirano, and H. Hosono, "Amorphous oxide semiconductors for high-performance flexible thin-film transistors," *J. Appl. Phys.*, vol.

45, no. 5B, pp. 4303-4308, May 2006.

[11] John F. Wager, "15.1: Invited Paper: Amorphous oxide semiconductor thin-film transistors performance & manufacturability for display applications," SID'09 Digest, pp. 181-183, May. 2009.

[12] Jong H. Na, M. Kitamura, and Y. Arakawa, "High field-effect mobility amorphous InGaZnO transistors with aluminum electrodes," Appl. Phys. Lett., Vol. 93, No. 6, pp. 063501, Aug. 2008.

[13] H. Young Noh, S. Young Park, S. Seo, and Hong H. Lee, "Root cause of hysteresis in organic thin film transistor with polymer dielectric," Organic Electronics, Vol. 7, No. 5, pp. 271-275, Mar. 2006.

[14] J. B. Koo, S. Y. Kang, I. K. You, and K. S. Suh, "Effect of UV/ozone treatment on hysteresis of pentacene thin film transistor with polymer gate dielectric," Solid-state Electronics, Vol. 53, No. 6, pp. 621-625, Mar. 2009.

[15] S. Lee, B. Koo, J. Shin, E. Lee, H. Park, and H. Kim, "Effects of hydroxyl groups in polymeric dielectrics on organic transistor performance," Appl. Phys. Lett. Vol 88, No. 16, pp. 162109, Apr. 2006.

[16] T. Cahyadi, H.Boey, Z. K. Chen, C. M. Ng, V. R. Rao, and G. J. Qi, "Electret mechanism, hysteresis, and ambient performance of sol-gel silica gate dielectrics in pentacene field-effect transistors," Appl. Phys. Lett. Vol. 91, No. 24, pp. 242107, Dec. 2007.

[17] C.A. Lee, D. W. Park, S. H. Jin, I. H. Park, J. D. Lee, and B. G. Park "Hysteresis mechanism and reduction method in the bottom-contact pentacene thin-film transistors with cross-linked poly(vinyl alcohol) gate insulator," Appl. Phys. Lett. Vol. 88, No. 25, pp. 252102-1-3, Jun. 2006.

[18] C. Li, F. Pan, X. Wang, L. Wang, H. Wang, H. Wang, and D. Yan, "Effect of the work function of gate electrode on hysteresis characteristics of organic thin-film transistors with Ta₂O₅/polymer as gate insulator," Organic electronics, Vol. 10 , No. 5, pp. 948-953, Aug. 2009.

[19] S. C. Lim, S. H. Kim, J. B. Koo, J. H. Lee, C. H. Ku, Y. S. Yang, and T. Zyung, "Hysteresis of pentacene thin-film transistors and inverters with cross-linked

poly(4-vinylphenol) gate dielectrics,” Appl. Phys. Lett. Vol. 90, No. 7, pp. 1735-12, Apr. 2007.

[20] G. Gu, M. G. Kane, J. E. Doty, and A. H. Firester, “Electron traps and hysteresis in pentacene-based organic thin-film transistors” Appl. Phys. Lett. Vol. 87, No. 24, pp. 2435-12, Dec. 2005.

[21] T. Oyama, R. Ye, M. Baba, and K. Ohta, “High performance pentacene thin film transistors with a PVA gate dielectric,” MOLECULAR CRYSTALS AND LIQUID CRYSTALS, Vol. 471, pp. 205-211, Jan. 2007.

[22] J. H. Choi, H. S. Seo, and J. M. Myoung, “Dual-gate InGaZnO thin-film transistors with organic polymer as dielectric layer,” Electrochemical and Solid-State Letters, Vol. 12, No. 4, pp. 145-148, Feb. 2009.

[23] R. Schroeder, L. A. Majewski, and M. Grell, “A study of the threshold voltage in pentacene organic field-effect transistors,” Appl. Phys. Lett. Vol. 83, No. 15, pp. 3201, Oct. 2003.

[24] M. Egginger, M. I. Vladu, R. Schwodiauer, A. Tanda, I. Frischauf, S. Bauger, and N. S. Sariciftci, “Mobile ionic impurities in poly(vinyl alcohol) gate dielectric possible source of the hysteresis in organic field-effect transistors,” ADVANCED MATERIALS, Vol. 20, pp. 1018-1022, 2008.

[25] G. M. Wu, Y. H. Lu, J. W. Teng, J. C. Wang, and T. E. Nee, “Preparation and characterization of pentacene-based organic thin-film transistors with PVA passivation layers,” Thin Solid Films, Vol. 517, No. 17, pp. 5318-5321, Jul. 2009.

[26] S. W. Kim, “Preparation and barrier property of poly(vinyl alcohol)/SiO₂ hybrid coating films,” Korean J. Chem. Eng., Vol. 25, No. 5, pp. 1195-1200, Feb. 2008.

[27] Y. Jamg, W. H. Lee, Y. D. Park, D. Kwak, J. H. Cho, and K. Cho, “High field-effect mobility pentacene thin-film transistors with nanoparticle polymer composite/polymer bilayer insulators,” Appl. Phys. Lett. Vol. 94, No. 18, pp. 1833-01, May. 2009.

[28] X. Zhu, Q. Gao, D. Xu, and X. Shi, “Effect of interaction between hydroxyl group and high valence metal ion impurity on the electrospinnability of Polyvinyl Alcohols,” Journal of Applied Polymer Science, Vol. 113, pp. 143-149, Jul. 2009

[29] L. Chen, K. Zheng, X. Tian, K. Hu, R. Wang, C. Liu, Y. Li, and P. Cui, "Double Glass Transitions and Interfacial Immobilized layer in in-Situ-Synthesized Poly(vinyl alcohol)/silica nanocomposites," *MACROMOLECULES*, Vol. 43, No. 2, pp. 1076-1082, Dec. 2010.

[30] M. D. Sarkar, and P. Deb, "Synthesis and characterization of hybrid nanocomposites comprising poly(vinyl alcohol) and colloidal silica," *ADVANCES IN POLYMER TECHNOLOGY*, Vol. 27, No. 3, pp.152-162, Feb, 2009.

[31] J. P. Boisvert, J. Persello, and A. Guyard, "Influence of the surface chemistry on the structural and mechanical properties of silica-polymer composites," *JOURNAL OF POLYMER SCIENCE PART B-POLYMER PHYSICS*, Vol. 41, pp. 3127-3138, Jul. 2003.

[32] H. S. Mansur, R. L. Orefice, A. P. Mansur, "Characterization of poly(vinyl alcohol)/poly(ethylene glycol) hydrogels and PVA-derived hybrids by small-angle X-ray scattering and FTIR spectroscopy," *POLYMER*, Vol.45, No. 21, pp. 7193-7202, Sep. 2004.

[33] S. R. Sudhamani, M. s. Prasad, K. U. Sankar, "DSC and FTIR studies on Gellan and Polyvinyl alcohol (PVA) blend films," *FOOD HYDROCOLLOIDS*, Vol. 17, No. 3, pp. May. 2003.

