

國立交通大學

電信工程研究所

碩士論文


毫米波注鎖式四倍頻器及應用於衛星直播  
系統之低雜訊降頻器

Millimeter-Wave Injection-Locked  
Quadrupler and Low Noise Block  
Down-Converter for DBS application

研究生：吳彥鋒

指導教授：孟慶宗

中華民國 一 百 年 六 月



毫米波注鎖式四倍頻器及應用於衛星直播  
系統之低雜訊降頻器

Millimeter-Wave Injection-Locked Quadrupler and Low Noise  
Block Down-Converter for DBS application

研究生: 吳彥鋒

Student: Yan-Feng Wu

指導教授: 孟慶宗 博士


Advisor: Dr. Chinchun Meng

國立交通大學



June 2011  
Hsinchu, Taiwan, Republic of China

中華民國一〇一年六月



# 毫米波注鎖式四倍頻器及應用於衛星直播系統之 低雜訊降頻器

學生：吳彥鋒

指導教授：孟慶宗 博士

國立交通大學


電信工程研究所碩士班

## 摘要

本篇論文主要分為三大部分，第一部分是利用穩懋  $0.15\mu\text{m}$  pHEMT 製程完成一個使用交錯耦合電路架構之注鎖式四倍頻器，採用次諧波訊號鎖頻方式將輸出訊號雙推至  $28\sim 30\text{GHz}$ ，相位雜訊也因鎖頻而提升，又結合緩衝放大器使功率增大。

第二部分採用 pHEMT 製程完成一個應用在衛星直播系統之低雜訊降頻器，射頻頻帶為  $10.6\sim 11.7\text{GHz}$ ，中頻為  $0.85\sim 1.95\text{GHz}$ ，各使用一級低雜訊放大器、混頻器和中頻放大器，達到  $32\text{dB}$  的轉換增益， $2\text{dB}$  的雜訊指數，且利用 pHEMT 自偏壓的方法，達到全正壓操作下的用途。

第三部分為使用 CMOS  $0.18\mu\text{m}$  製程  $2.4\text{GHz}$  具主動濾波式之低雜訊放大器，使用主動式電感的高 Q 值特性，將帶外零點加深，不僅是將射頻訊號處理更為乾淨，主動電感的面積小，也是一大優勢。



# Millimeter-Wave Injection-Locked Quadrupler and Low Noise Block Down-Converter for DBS Application

Student : Yan-Feng Wu

Advisor : Chinchun Meng


Institute of Communication Engineering  
National Chiao Tung University

## Abstract

This thesis is divided into three parts. The first is an injection-locked quadrupler using cross couple pair topology in WIN 0.15  $\mu\text{m}$  pseudomorphic high electron-mobility transistor (pHEMT) process. Output power can be push-push to 28~30GHz by sub-harmonic injection, thus, phase noise can be improved, and then in order to high output power we combine buffer amplifier at behind.

The second is a low noise block down-converter for DBS application in WIN 0.15 $\mu\text{m}$  pHEMT process. RF frequency band is 10.6~11.7GHz, IF band is 0.85~1.95GHz. It consists of one stage low noise amplifier、mixer and IF amplifier. Conversion gain is 32dB and noise figure is 2dB. This topology bias is all positive by self-bias method.

The third is a 2.4GHz low noise amplifier with an active filter in CMOS 0.18 $\mu\text{m}$  process. In order to make sharp the out of band of transmission zeros by using high quality factor of an active inductor. It also make RF signal purer and another advantage is a small size of active inductor.




# 誌謝

---

時光一眨眼，兩年就這樣過去了，想起當初對 RFIC 一無所知，來到實驗室後，受到許多人的幫忙，一直到現在，竟能完成這篇論文，實在要感謝的人很多。首先感謝孟慶宗教授在我碩士生涯的兩年，認識到射頻積體電路的博大精深，教授的研究之廣，讓我體認到電路的許多面相。再來感謝特地抽空來參與學生口試的鍾世忠教授、徐碩鴻教授以及紀佩綾教授，教授們在口試中所提出的問題以及提拔都讓學生受惠良多。而在晶片的量測過程中，要感謝國家奈米元件實驗室全體同仁的協助，特別是汶德、志華、榮彥、書毓，由於你們的專業技術，使我的量測結果都能有不錯效果。

918 實驗室的大家，先要感謝陪我度過碩士班的兩年生活。首先，相處最久戰友-楊雋，這兩年來的相依為命，在學業上能給我許多想法，在玩樂上，總有許多點子，豐富了這實驗室的氣氛。而博士班的金詳學長，在研究方面，總能給我適時的提點和幫助，量測的專業，更是多次將我的晶片起死回生；宏儒學長的細心指導與傾囊相授，總能讓我對射頻電路有更深一層的認識；語鈺學長的熱心指導，在被動的觀念，一直都能給我許多幫助。也非常感謝碩士班的志凱學長，總




能在我需要幫助的時候，給我一盞明燈；忠佑學長的努力態度，是我學習的榜樣，其搞笑功力也是一流；嘉苓學姊的豪放態度，總能為實驗室帶來許多歡樂和溫暖，還有建守，一直以來對實驗室的關心，就像實驗室的管家。而學弟們偉程、韋學、國維、格瑋、協修的加入，使實驗室注入新的活力，讓我在碩士班兩年多了許多歡笑。

最後，我要感謝我的父母，姊姊和哥哥，因為有你們的背後支持，才能讓我在碩士班的兩年順利完成。在此將此論文獻給所有支持我的人。




吳彥鋒 謹於  
Lab918, 交通大學  
2011年6月





# 目錄

中文摘要	i
英文摘要	ii
誌謝	iii
目錄	v
表目錄	vii
圖目錄	viii
第一章 導論	1
1.1 研究動機	2
1.2 論文組織	3
第二章 注鎖式壓控振盪器	4
2.1 前言	5
2.2 注鎖式壓控震盪器原理(I)	7
2.2.1 交錯耦合振盪器	7
2.2.2 注鎖訊號	9
2.2.3 合分波器	12
2.3 注鎖式壓控振盪器原理(II)	14
2.3.1 小訊號分析	16
2.3.2 調諧範圍	18
2.4 相位雜訊	22
2.5 後端放大器	26
2.6 實作一	28
2.6.1 注鎖式壓控振盪器與量測結果	28
2.6.2 結果與討論	37
第三章 低雜訊降頻器	41
3.1 前言	42
3.2 低雜訊降頻器簡介	43
3.3 低雜訊放大器	45
3.3.1 源極退化低雜訊放大器	45
3.3.2 低雜訊放大器電路設計	47
3.4 吉伯特混頻器與中頻放大器	48
3.4.1 單平衡式與雙平衡式吉伯特混頻器比較	48
3.4.2 中頻放大器具有輸出緩衝級	50
3.5 晶片量測結果	52
3.6 結果與討論	58



第四章 主動式濾波低雜訊放大器 .....	60
4.1 前言 .....	61
4.2 主動式電感 .....	62
4.3 主動式濾波器 .....	66
4.4 低雜訊放大器 .....	70
4.5 結果與討論 .....	72
第五章 結論 .....	78
參考文獻 .....	80







## 表目錄

---

表 2.1	Harmonic rejection .....	40
表 2.2	Summary .....	40
表 3.1	Summary .....	59
表 4.1	Summary .....	77





# 圖目錄

圖 2.1	(a)振盪電路衰減脈衝響應(b)加入負電阻以抵消 $R_p$ 的損失 (c)使用主動電路以提供負電阻 .....	7
圖 2.2	交錯耦合電路 .....	8
圖 2.3	Nyquist Plot .....	8
圖 2.4	注鎖雙推式壓控震盪器 .....	9
圖 2.5	Injection Pulling .....	10
圖 2.6	Free running VCO .....	10
圖 2.7	Injection-locked VCO .....	10
圖 2.8	馬尚爾分合波器佈局圖 .....	12
圖 2.9	邊緣耦合(Edge Couple) .....	13
圖 2.10	寬邊耦合(Broadside Couple) .....	13
圖 2.11	A 點的各個諧波項 .....	14
圖 2.12	free running 與 locking .....	15
圖 2.13	注鎖式壓控振盪器 .....	15
圖 2.14	(a)交錯耦合電路小訊號等校模型(b)化簡之等效阻抗 .....	16
圖 2.15	調諧範圍 .....	18
圖 2.16	非線性特性 .....	19
圖 2.17	加入了變容二極體之交錯耦合震盪器 .....	20
圖 2.18	可調變電容值 .....	21
圖 2.19	裙擺效應 .....	22
圖 2.20	相位雜訊 .....	23
圖 2.21	電感電容共振腔與相位變化 .....	24
圖 2.22	相位雜訊 .....	25
圖 2.23	後端放大器 .....	27
圖 2.24	注鎖式壓控震盪器含後端放大器 .....	28
圖 2.25	自由振盪下調諧範圍與輸出功率 .....	28
圖 2.26	鎖頻範圍 .....	29
圖 2.27	振盪器不同電流下鎖頻範圍 .....	29
圖 2.28	28GHz 相位雜訊 .....	30
圖 2.29	30GHz 相位雜訊 .....	30
圖 2.30	28GHz 注鎖前後輸出功率頻譜 .....	31
圖 2.31	30GHz 注鎖前後輸出功率頻譜 .....	31
圖 2.32	28GHz 相位雜訊對注入訊號的增加量 .....	32
圖 2.33	30GHz 相位雜訊對注入訊號的增加量 .....	32




圖 2.34	注鎖後 28GHz 輸出功率 .....	33
圖 2.35	注鎖後 30GHz 輸出功率 .....	33
圖 2.36	輸出阻抗匹配 S11 .....	34
圖 2.37	輸出阻抗匹配 S22 .....	34
圖 2.38	28GHz Phase Noise in SSA .....	35
圖 2.39	30GHz Phase Noise in SSA .....	35
圖 2.40	7GHz Phase Noise in SSA .....	36
圖 2.41	7.5GHz Phase Noise in SSA .....	36
圖 2.42	鎖頻訊號之諧波項 .....	37
圖 2.43	晶片照(Die Photo) .....	37
圖 3.1	低雜訊降頻器示意圖 .....	43
圖 3.2	低雜訊放大器 .....	45
圖 3.3	閘極端輸入阻抗等效模型 .....	46
圖 3.4	單平衡式吉伯特混頻器 .....	48
圖 3.5	雙平衡式吉伯特混頻器 .....	49
圖 3.6	中頻放大器具有輸出緩衝級 .....	51
圖 3.7	低雜訊降頻器電路架構 .....	52
圖 3.8	Die Photo .....	52
圖 3.9	轉換增益對 IF 頻率 .....	53
圖 3.10	轉換增益對 RF 頻率 .....	53
圖 3.11	轉換增益對 LO 功率 .....	54
圖 3.12	轉換增益對 LO 功率 .....	54
圖 3.13	線性度 .....	55
圖 3.14	LO to IF 隔離度 .....	55
圖 3.15	單旁波雜訊指數 .....	56
圖 3.16	轉換增益與 NF <sub>ssb</sub> 對 RF 頻率 .....	56
圖 3.17	(a)S <sub>11</sub> (b)S <sub>22</sub> .....	57
圖 4.1	正規串疊主動式電感 .....	62
圖 4.2	等效 RLC 電路 .....	62
圖 4.3	(a)(b)主動電感螺線型電感感值與 Q 值 .....	64
圖 4.4	帶通濾波器 .....	66
圖 4.5	主動式濾波器 S <sub>21</sub> 模擬結果 .....	67
圖 4.6	主動式濾波器雜訊指數 .....	68
圖 4.7	(a)等效感值對輸入功率(b)Q 值對輸入功率 .....	69
圖 4.8	具帶外零點之兩級低雜訊放大器 .....	70
圖 4.9	主動式濾波器完整電路架構圖 .....	72
圖 4.10	Die Photo .....	73
圖 4.11	S 參數 .....	73






圖 4.12	主動濾波器線性度 .....	74
圖 4.13	主動濾波器雜訊指數 .....	74
圖 4.14	主動電感零點調諧 .....	75







# 第一章

## 導論

## 1.1 研究動機

隨著無線通訊的蓬勃發展，各種積體化電路隨著製程的進步，邁向更高頻的領域，體積的縮小也促使高度整合電路的產生，在各種頻段的應用也是各種電路依循的方向，不管是目前 IEEE 制定的 802.11b/g 的 2.4GHz 頻段，直接廣播衛星(Direct Broadcast Satellite DBS)系統的 11.7-12.5GHz，或是應用在軍事頻段上的 Ka band，都是有其發展之價值。

而在製程的選擇方面，CMOS 成本低、整合能力高，在商業化的用途一直是主流，也隨著製程的進步從目前的 0.18 $\mu\text{m}$ 、90nm、65nm、40nm 甚至到 25nm，截止頻率也不斷的提高，但價格卻是以指數形式提高，直到現在 0.18 $\mu\text{m}$  還是市場上的主流，也不斷的朝向單一晶片上同時實現射頻前端電路與基頻電路整合；從以特性觀點來看砷化鎵 (GaAs)，其電子遷移率(electron mobility)是矽的 5~10 倍，因此以 GaAs-based 元件有更高的截止頻率和更高的轉導能力，所以 GaAs-based 的 pHEMT 技術也常應用在高頻電路，但其缺點為價格與 CMOS 相比相對昂貴許多。本篇論文主要採用這兩種製程技術來實現射頻積體電路。

## 1.2 論文組織

本論文分為五個章節，第一章為導論，說明射頻電路的發展與應用。第二章為在 $0.15\ \mu\text{m}$  pHEMT製程下之次諧波注鎖式壓控振盪器，以7到7.5GHz之訊號去鎖定利用交錯耦合雙推式的壓控振盪器產生28~30GHz的訊號輸出，達到四倍頻器的效果。第三章為在 $0.15\ \mu\text{m}$  pHEMT製程下之低雜訊降頻器，在DBS系統的規範下，操作在low band(10.6~11.7GHz)時的直接降頻接收機。第四章為在CMOS  $0.18\ \mu\text{m}$ 製程下之2.4GHz主動式濾波窄頻低雜訊放大器，利用主動電感的高Q值特性達到明顯拒斥(notch)效果。第五章為本論文所有電路之總結。





## 2.1 前言

近年來積體電路技術的提升，積體電路的鎖相迴路應用快速增長，讓現今電腦、通訊科技日益發達。鎖相迴路的應用廣泛，不論是在數位或是類比電路。常見到數位系統或通訊系統作為頻率重建、無限通訊切換頻道的應用，以及作頻率信號的解調和調變。鎖相迴路在此時對於系統而言已是個不可或缺的電路技術。


從射頻發射機中的頻率合成器到為處理機的時脈產生器，以及其他通訊系統都能見到鎖相迴路的蹤影，而近來環保意識抬頭，講求高速並要求省電，要能夠應用於高頻或寬頻的應用上，同時能對抗雜訊，成為設計者的大挑戰。

隨著通訊領域的發展，不論是像在捷運提供的無線上網亦或幾乎人人都有手機，都需要無線通訊的技術，所以應用於無線通訊的積體電路隨之熱門，在無線系統裡，RF 訊號從空氣中傳導過來，經由天線接收，再通過低雜訊放大器(LNA)、電壓控制振盪器(VCO)與混波器(mixer)所組成的降頻器，將高頻訊號降成中頻訊號，以利於同軸電纜的傳輸及接收器的解調和工作；反之，要發射出去的訊號，則通過混波器、電壓控制振盪器和高功率放大器所組成的升頻器，再經由天線發射出去。這個RFIC位於整個無線系統架構的最前端，對於通訊品質的優劣有著舉足輕重的影響。

---

振盪器可以分為 LC tank VCO 與環形振盪器(Ring Oscillator)，而LC tank VCO 的相位雜訊(Phase Noise)優於環形振盪器，所以LC tank VCO 較為普遍。

而本章節主要介紹使用雜訊優於CMOS的pHEMT製程以達到優異的相位雜訊。



## 2.2 注鎖式壓控振盪器原理(I)

### 2.2.1 交錯耦合振盪器

交錯耦合振盪器是利用負電阻的產生使電路產生振盪，由圖(2.1)(a)可知若為衰減振盪電路能量會在電阻以熱的形式損失；而由圖(2.1)(b)可知 $R_p \parallel (-R_p) = \infty$ ，電路將會無限期振盪；所以希望得到一個負電阻的電路來形成無限期振盪如圖(2.1)(c)。




圖2.1 (a)振盪電路衰減脈衝響應；(b)加入負電阻以抵消 $R_p$ 的損失；(c)使用主動電路以提供負電阻。

由圖2.2所示交錯耦合型電路為基本提供負電阻的方式，




圖2.2 交錯耦合電路

而起振條件為滿足巴克豪森定理(Barkhausen criteria)，迴路增益等於一且相位等於360度，但在模擬電路時要得知是否滿足此條件甚於複雜，我們可以利用另一種方式：經由奈式圖(Nyquist Plot)穩定測試確認是否振盪。其方式為將迴路增益及相位在複數平面上作圖(2.3)，如果電路本身會振盪其軌跡會順時針包圍(1,0)點，而包圍的圈數就是存在右半平面中零點(zero)與極點(pole)的個數差(如果順時針繞(1,0)一圈，表示零點與極點的總個數差一)，如果電路本身穩定，軌跡就不會順時針包圍(1,0)點。




圖2.3 Nyquist Plot

## 2.2.2 注鎖訊號

注鎖式(Injection-locked)是將注入一輸入訊號至vco，將vco與輸入依比例同步化。而根據注入訊號與vco的輸出訊號的頻率比例，可分成三類注鎖式振盪器(injection-locked oscillator)：(1)一階諧波(first-harmonic)，輸入訊號頻率的基頻與vco振盪頻率相同。(2)次諧波(subharmonic)，輸入訊號頻率是vco振盪頻率的分數。(3)超諧波(superharmonic)，輸入訊號頻率是vco振盪頻率倍數。而本架構為(2)次諧波(subharmonic)的注鎖式壓控振盪器來實現。




圖2.4 注鎖雙推式壓控振盪器

當我們考慮一注入訊號  $V_{in}(t) = A[\cos \omega t + \cos^2 \omega t + \dots]$  和相位差一百八十度的訊號  $V_{in}(t) = A[\cos(\omega t + \pi) + \cos^2(\omega t + \pi) + \dots]$  可化簡二式為  $V_{in}(t) = A[\cos \omega t + \frac{(1 + \cos 2\omega t)}{2} + \dots]$  和  $V_{in}(t) = A[\cos(\omega t + \pi) + \frac{(1 + \cos 2\omega t)}{2} + \dots]$  可知奇模相差一百八十度而偶模相差零度；而此差模(differential)訊號在(圖2.4)中的A點則會使奇模(odd mode)的頻率產生相消的效果，偶模(even mode)則會產生增強的效果，因此產生四倍頻也不會因為太

小而鎖不住，而當訊號鎖住時，交錯耦合(Cross-Coupled)電路在B點亦可產生與在A點同樣效果，將基模濾除，把偶模放大，如此一來可將不需要的諧波項濾除又可將輸出訊號放大，可謂是兩全其美。

所以注入的訊號與振盪器本身自振頻率很近且功率大小跟振盪器差不多大(圖2.5)，振盪器的頻率就會被拉動，甚至頻率就被注入頻率鎖住，這種現象稱之"Injection Pulling"，當這種情況發生時，連同附近的雜訊也會被匯集，輸入訊號的四倍頻也會被因此而放大。




圖2.5 Injection Pulling




圖2.6 Free running VCO

圖2.7 Injection-locked VCO

圖2.6表示free running LC oscillator的模組示意圖。f(x)代表整個LC oscillator 的非線性效應；H(ω)表示選頻區塊(LC resonator)；而我

們所需的注鎖式壓控振盪器就是利用原先壓控振盪器架構再注入一輸入訊號 $V_i$ (圖2.7)。由於使用壓控震盪器的關係，注鎖式壓控振盪器仍得符合迴路增益為一(unity loop gain)和迴路相位為零(zero phase excess)以維持振盪，如果以上任一條件失效，注鎖式壓控振盪器也無法運作。

當注鎖式壓控振盪器運作在輸出訊號為注入訊號四倍的工作條件下，假設 $f(x)$ 是三階多項式 $f(x)=a_0+a_1x+a_2x^2+a_3x^3$ ，輸入訊號： $v_i(t)=V_i\cos(\omega_i t+\phi)$ ， $\phi$ 是輸入與輸出的phase差；輸出訊號： $v_o(t)=V_o\cos(\omega_o t)$ ； $u(t)=f(x(t))=f(v_o(t)+v_i(t))$ ； $H(\omega)=\frac{H_0}{1+j2Q\frac{\omega-\omega_r}{\omega_r}}$ ，RLC tank的參數： $\omega_r$ ，resonant frequency； $Q$ ，quality factor。

藉由以上的假設可以推導出phase-limited的鎖頻範圍

$$\text{phase-limited} : \left| \frac{\Delta\omega}{\omega_r} \right| < \left| \frac{H_0 a_2 V_i}{2Q} \right|$$

( $\omega_r$ 是壓控振盪器自身振盪的輸出頻率， $\Delta\omega$ 是對 $\omega_r$ 的一段偏移量， $V_i$ 是輸入訊號的振幅大小)，可知如果固定 $V_i$ ， $\frac{H_0}{Q}$ 越大，鎖頻範圍也會跟著加大。又因為 $\frac{H_0}{Q} = \omega L$ ，所以大電感可以增加鎖頻範圍。但是，如果考慮要使功率消耗降低，則是要讓 $LQ$ 乘積最大，單獨使 $L$ 變大會使寄生效應跟著變大，使 $LQ$ 乘積無法最大，所以鎖頻範圍和功率消

耗不能同時最佳化，要視設計需求作取捨。電感的自振頻率也對鎖頻範圍產生限制。

### 2.2.3 合分波器

當我們考慮如何使訊號成差模(differential)訊號時，我們可以利用馬尚爾分合波器 (圖2.8)來產生此差模訊號；




圖2.8 馬尚爾分合波器佈局圖

馬尚爾和分波器是由兩組耦合線(Coupled Line)互相組合而成，耦合線是將兩段在中心頻率長度為四分之一波長的兩條金屬線放的很近，使之互相耦合，而耦合方式大致上可分為兩種，一種為邊緣耦合(Edge Couple)(圖2.9)




圖2.9 邊緣耦合(Edge Couple)

另一種為寬邊耦合(Broadside Couple)(圖2.10)




圖2.10 寬邊耦合(Broadside Couple)

而本架構則是利用寬邊耦合，傳統微波電路要製作寬邊耦合有物理結構上的困難，然而在IC設計上，尤其是先進製程(CMOS-0.18 $\mu\text{m}$ 有六層金屬)提供多層金屬供設計者選擇，寬邊耦合實現就變得相當容易；以pHEMT (pseudomorphic high electron-mobility transistor)製程來說有兩層金屬，可用metal 1 metal 2 來達到，目的為了在7GHz到8GHz來達到分波的效果。

### 2.3 注鎖式壓控振盪器原理(II)

當我們訊號注入時並不是一定就會與振盪器鎖住，此時會發生注入訊號與振盪頻率各自獨立，以本實作為例(圖2.13)，當訊號以7GHz注入時，而振盪器自振在15GHz時，在B點則會產生這兩種訊號的倍頻與混頻，以圖2.11為例子，其中20.73GHz為28.48GHz與7.75GHz相減之後的結果，也就是說當注入訊號尚未鎖住的情況下，他是混頻器也與倍頻器相互存在的結果。




圖2.11 A點的各個諧波項

另外一種情況則是，雖然振盪頻與注入訊號的頻率很接近，但注入訊號的強度不夠的時候，也是會造成無法鎖定的情況，由圖(2.12)中得知，在30GHz的時候振盪器自由振盪訊號會比鎖住情況小許多，因為訊號都分散掉；圖2.12為實際量測結果，比較鎖住與未鎖住情況下四倍頻的結果。




圖 2.12 free running 與 locking




圖 2.13 注鎖式壓控振盪器

### 2.3.1 小訊號分析

圖 2.13 為本實作振盪器的架構，其中交錯耦合的電晶體為  $Q_1$  和  $Q_2$ ，而回授電容部分為  $C_1$ ，而電感部分則用模型裡的集總式元件，而當共振發生時 B 點為虛擬接地，因為電感是差動的接法，當我們在考慮共振時的等效電路，也必須將回授電容  $C_1$  一併考慮到電晶體  $Q_1$  和  $Q_2$  之間的寄生電容。

圖 2.14(a) 為交錯耦合電路的小訊號等效模型，可化簡為圖 2.14(b)，其中電導為  $1/R_{ds} - g_m \cdot C_1 / (C_1 + C_{gs})$ ，等效電容為  $C_{ds} + C_1 // C_{gs}$ ，欲產生振盪， $g_m \cdot C_1 / (C_1 + C_{gs})$  就必須要大於等於  $1/R_{ds}$  以造成負電阻的結果。




圖 2.14(a) 交錯耦合電路小訊號等效模型




圖 2.14(b)化簡之等效阻抗

由等效電路得知共振頻率為

$$f_{osc} = \frac{1}{2\pi\sqrt{LC_{eq}}} = \frac{1}{2\pi\sqrt{L(C_{ds} + C_1//C_{gs})}}$$

由於交錯耦合的架構為一個差動的形式，在差動對的兩端奇數諧波項呈 180 度的反向波形，而偶數諧波項則為 0 度的同向波形，在圖 2.13 的 B 點偶數諧波項就會增強，為了使振盪器在注入訊號的四倍頻有個乾淨的訊號源，就必須要注入訊號來鎖定，而訊號源注入在差動偏壓電流源  $Q_3, Q_4$  的閘極端，透過電流源將注入訊號的四倍頻放大後，在給入交錯耦合電晶體的源極，與振盪器的二倍頻結合在 B(push-push)點。

偏壓電流源  $Q_3, Q_4$  雖然能放大注入訊號，但畢竟也還是用四倍頻去鎖定振盪器，注入功率也會需要較大一些，又鎖頻範圍正比於注入訊號注入訊號與振盪器電壓比，鎖頻範圍也會因此變窄。

### 2.3.2 調諧範圍(tuning range)

以壓控振盪器來說，利用電壓控制可變電容以調整其振盪範圍，所以用此電路來說必須放在交錯耦合電路的 LC 共振腔上，來控制輸出頻率為一電壓的輸入的函數： $\omega_{out} = \omega_0 + K_{VCO}V_{cont}$  (圖 2.15)，其中  $\omega_0$  代表對應於  $V_{cont} = 0$  時的交點且  $K_{VCO}$  象徵了電路增益或靈敏度(以  $rad/s/V$  為單位)。可達到的範圍  $\omega_1 - \omega_2$  稱為調諧範圍(tuning range)。




圖 2.15 調諧範圍

調諧範圍可由兩個參數決定：(1)隨製程和溫度變化之壓控振盪器中心頻率(2)應用所需之頻率範圍。一些 CMOS 振盪器之中心頻率在製程和溫度的某些範圍中可能會變化兩倍以上，例如 pHEMT 製程開燈跟關燈下的就會不同，因此需要足夠寬的調諧範圍以確保振盪器輸出

頻率可被驅動至所需的值。

在壓控振盪器的一個重要考慮為由於控制線上之雜訊所產生輸出相位和頻率的變化。對於一給定之雜訊大小而言，在輸出頻率的雜訊和  $K_{VCO}$  呈比例，因為  $\omega_{out} = \omega_0 + K_{VCO}V_{cont}$ 。因此為了將  $V_{cont}$  中雜訊的效應最小化，壓控振盪器增益必須被最小化，此限制直接和所需之調諧範圍衝突。事實上，如圖 2.15 所示，如果  $V_{cont}$  之可允許的範圍從  $V_1$  到  $V_2$  時，則調諧範圍至少必須展開於  $\omega_1$  至  $\omega_2$  之間，則  $K_{VCO}$  必須滿足下列要求： $K_{VCO} \geq \frac{\omega_2 - \omega_1}{V_2 - V_1}$ ，注意對一給定之調諧範圍而言，當供應電壓減少時， $K_{VCO}$  會增加，使得振盪器對於控制線上的雜訊變得更靈敏。

真實振盪特性一般來說在中頻範圍展現了高增益，而在頻率的兩側則顯示了低增益(圖 2.16)。和線性特性(灰色線條)相比，真實特性顯示出其最大增益比預測的還大，暗示了對一給定範圍而言，非線性在某些特性區中不可避免地導致了較高的靈敏度。




圖 2.16 非線性特性

由前面得知振盪頻率為  $f_{osc} = 1/(2\pi\sqrt{LC})$ ，所以只有電感和電容值可被變化來調諧頻率，而其他參數如偏壓電流和電晶體轉導對  $f_{osc}$  之影響可忽略不計。因為要改變電感值非常難，所以僅改變振盪電路中的電容以調諧振盪器。電壓相關電容稱為變容器(varactor)。

其中一個反向偏壓 pn 接面可視為一變容器，電壓相關性被表示為  $C_{var} = \frac{C_0}{(1 + \frac{V_R}{\phi_B})^m}$ ， $C_0$  為零偏壓值， $V_R$  為反向偏壓電壓， $\phi_B$  為接

面之內建電位，而  $m$  為 0.3~0.4 之值。顯示了電感電容振盪器的一個重大的缺點：在低供應電壓下， $V_R$  的範圍非常受限，使得  $C_{var}$  的範圍很小，故使得  $f_{osc}$  的範圍也跟著變小。為了將調諧範圍最大化，振盪電路中之固定電容不能太大。

加入了變容器二極體至交錯耦合震盪器中(圖 2.17)，為避免  $D_1$  和  $D_2$  順偏壓而產生大電流，我們可預先模擬在電壓改變時電容變化最劇烈為何種時候(如圖 2.18)，以確保調諧範圍。




圖 2.17 加入了變容器二極體之交錯耦合震盪器




圖 2.18 可調變電容值

由圖 2.18 知，電壓操作在(-1.6V~-0.8V)時電容值變化劇烈，所以調諧電壓範圍就落在這附近。



## 2.4 相位雜訊(Phase Noise)

假定一弦波訊號  $x(t) = A\cos[\omega_c t + \phi_n(t)]$ ， $A$  為振幅， $\omega_c$  為中心角頻率， $\phi_n(t)$  為一個隨機變動的相位，也稱為相位雜訊，其大小  $|\phi_n(t)| \ll 1$  rad，代入展開後， $x(t) = A[\cos\omega_c t \cdot \cos(\phi_n(t)) - \sin\omega_c t \cdot \sin(\phi_n(t))]$  經過近似 ( $\cos(\phi_n(t)) \approx 1$ ， $\sin(\phi_n(t)) \approx \phi_n(t)$ )， $x(t) \approx A\cos\omega_c t - A\phi_n(t)\sin\omega_c t$ ，在頻譜上則表示為在中心頻率旁的旁波，稱之為"裙擺"效應。




圖 2.19 裙擺效應

相位雜訊的大小以 dBc/Hz 為單位，在頻譜上的表示方式(圖

2.20)，將距離中心頻率( $\omega_c$ )為  $\Delta\omega$  的輸出功率( $P_2$ )與中心頻率( $\omega_c$ )的輸出功率( $P_1$ )相除，再除以  $\Delta\omega$ ，表示成

$$L = 10\log\left(\frac{P_2}{P_1 \Delta\omega}\right) = P_{2,dBm} - P_{1,dBm} - 10\log\Delta\omega$$

；愈小代表其雜訊指數愈好，其

中品質因素(Q)影響最深，以電感電容振盪器來說，其相位雜訊與品質因素息息相關，希望品質因素愈高相位雜訊的裙擺就愈小。




圖 2.20 相位雜訊

品質因素的基本定義為 $2\pi$ 與(每週期的儲存能量/每週期的逸散能量)的乘積，以電感電容共振腔來說，品質因素代表當能量儲存在電感感容時就有多少能量損失。

另一種定義品質因素的方式，是以考慮一回授電路其開迴路的相位 $\phi(\omega)$ ，品質因素定義為 $Q = \frac{\omega_0}{2} \left| \frac{d\phi}{d\omega} \right|$ ，其中 $Q$ 稱為"開迴路 $Q$ (open-loop  $Q$ )"，此時根據巴克豪森定理(Barkhausen criteria)，其中相位必須為零，但以圖 2.21 來說，當頻率稍微偏離振盪頻率時，因為相位的斜率非常的大，所以造成相當大的相位偏移，但卻又與巴克豪森定理相衝突，此時就會將偏離的頻率拉回振盪頻率，就滿足巴克豪森定理；換句話說，開迴路品質因素的大小正比於閉迴路系統時振盪頻率的變化。




圖 2.21 電感電容共振腔與相位變化

除了品質因素外，相位雜訊會依循注鎖訊號呈現規律變化，假設輸出頻率為注入頻率的  $n$  階諧波項，與中心頻率之偏移頻率為  $\Omega$ ，則輸出頻率的相位雜訊  $L_{1/n}$  可表示為  $L_{1/n}(\Omega) \approx n^2 L_{inj}(\Omega) + \frac{\Omega^2}{\Delta\omega_{1/n}^2} L_o(\Omega)$ ，其中  $L_{inj}(\Omega)$  代表注入訊號的相位雜訊， $\Delta\omega_{1/n}$  為鎖頻範圍， $L_o(\Omega)$  為振盪器自振之相位雜訊，當鎖頻範圍遠大於偏移頻率，即  $\Delta\omega_{1/n} \gg \Omega$ ，相位雜訊可近似為  $L_{1/n}(\Omega) \approx n^2 L_{inj}(\Omega)$ ，簡單來說，就是雜訊會隨倍數增加而增加，原因是當頻率乘上某一倍數，相位的隨機改變  $(\phi_n(t))$  也會乘上該倍數。所以，若倍數為  $n$ ，雜訊的增加量為  $20\log n$ ；以圖 2.22 為例，輸入頻率為 7GHz，輸出頻率為 28GHz， $n$  即為 4，若近似方式估計可得， $20\log 4 = 12dB$ 。

離中心頻的偏移量的不同，相位雜訊也隨之不同，一般來說靠近中心頻率會以  $f^{-3}$  的斜率下降，接著依照品質因素的不同會呈現不同斜率下降，通常品質因素低時呈現  $f^{-2}$ ，高則  $f^{-1}$  之斜率下降，再遠一

些處則以  $f^0$  斜率下降，雜訊來源通常來自主動元件的熱雜訊(thermal noise)、射雜訊(shot noise)和閃爍雜訊(flicker noise)，熱雜訊與射雜訊為平坦的功率頻譜，閃爍雜訊則是與頻偏量呈反比。




圖 2.22 相位雜訊

## 2.5 後端放大器

考慮一接收機，為了使本地振盪訊號(LO)讓混頻器操作在開關狀態，必須要有夠大的功率輸出，常常因為壓控振盪器產生震盪訊號功率不足，而加上放大器，所以直接將放大器做在同一顆晶片上，就能免除額外加上放大器。

以此後端放大器而言，最重要即為將振盪器的功率往上推高，所以利用兩級放大器來做實現，第一級放大器則以增益作為考量，使之操作在線性區，以達到最佳增益值，而第二級則操作在飽和功率區，目的是要將功率推至最大，但也因為操作在飽和功率區，因此而消耗的功率遠大於第一級的多。

設計方法：由於第一級考量是增益，所以使用串疊(cascode)放大器，可以提供較高的增益值，而匹配方式則是用傳輸線來做匹配，而偏壓方式則使用電阻方式來偏壓，因為兩級放大器容易產生振盪問題，所以使用電阻比利用四分之一波長傳輸線當偏壓更穩定，而第二級使用共源極放大器，輸出較易匹配至 50 歐姆。




圖 2.23 後端放大器

由圖 2.23 知，匹配網路用了許多的開路殘段(open-stub)，一方面為了設計頻寬較大的範圍，利用諧振匹配法，形成較大的頻寬，另一方面是自行設計比穩懋提供的電感感值較多，且自振頻也較高，在高頻不會有過自振頻，產生電感變電容的窘境。

另一方面，穩懋提供的 pHEMT 電晶體的崩潰電壓(Breakdown Voltage)很高(遠大於 3.3V)，所以最後一級的電壓擺幅不會受到限制。

## 2.6 實作一

### 2.6.1 注鎖式壓控振盪器與量測結果




圖 2.24 注鎖式壓控震盪器含後端放大器




圖 2.25 自由振盪下調諧範圍與輸出功率




圖 2.26 鎖頻範圍




圖 2.27 振盪器不同電流下鎖頻範圍




圖 2.28 28GHz 相位雜訊




圖 2.29 30GHz 相位雜訊




圖 2.30 28GHz 注鎖前後輸出功率頻譜




圖 2.31 30GHz 注鎖前後輸出功率頻譜




圖 2.32 28GHz 相位雜訊對注入訊號的增加量




圖 2.33 30GHz 相位雜訊對注入訊號的增加量




圖 2.34 注鎖後 28GHz 輸出功率




圖 2.35 注鎖後 30GHz 輸出功率




圖 2.36 輸入阻抗匹配  $S_{11}$




圖 2.37 輸出阻抗匹配  $S_{22}$




圖 2.38 28GHz Phase Noise in SSA




圖 2.39 30GHz Phase Noise in SSA




圖 2.40 7GHz Phase Noise in SSA




圖 2.41 7.5GHz Phase Noise in SSA




圖 2.42 鎖頻訊號之諧波項




圖 2.43 晶片照(Die Photo)

### 2.6.2 結果與討論

本電路採用穩懋 pHEMT 0.15  $\mu\text{m}$  製程，晶片照如圖 2.43 所示，注入訊號由右下角的 GSG 的 Source 端注入，輸出訊號從左上角 GSG

的 Source 端輸出，左邊為六 PIN 的 PGPPGP 的排針，右下角為點針，此晶片面積為  $2 \times 1 \text{mm}^2$ 。

圖 2.25 為 free running 下的振盪範圍和輸出功率，自振範圍 26GHz 到 31GHz，輸出功率從 -10dBm 到 7.5dBm，而輸出功率在 0dBm 以上的從 27GHz 到 30GHz，因為是 free running 下所以輸出功率較小，但相對的振盪範圍較寬。

圖 2.26 是注入訊號分別為 7GHz 與 7.5GHz 下的鎖頻範圍，而挑選這兩個頻率主要是在 free running 下的時候 28GHz 和 30GHz 的輸出功率較大，所以取其四分之一為其注入訊號；若以注入訊號 12dBm 為基準，中心頻 28GHz 有 400MHz 的鎖頻頻寬，中心頻 30GHz 有 680MHz 鎖頻頻寬；而最大可量到機台上限的注入訊號是 24dBm。

圖 2.27 為壓控振盪器不同電流下的鎖頻範圍，當壓控震盪器 25mA(含第一級放大器電流)下的鎖頻範圍比 50mA(含第一級放大器電流)下還寬許多，電流較大的時候，壓控振盪器振盪訊號較強烈不容易被注入訊號鎖住，造成鎖頻範圍變小，所以考慮到鎖頻範圍，會選擇電流較小的時候。

圖 2.28 與圖 2.29 為注入訊號與鎖頻之後輸出訊號時與中心頻率偏移是 100KHz 下的相位雜訊，相位雜訊會隨著注入訊號的大小變化，在注入訊號大小大於 15dBm 後相位雜訊達到最低，與訊號產生

器的相位雜訊差 12dB，7GHz 與 7.5GHz 的相位雜訊為 120dBc/Hz 與載波頻率差 100KHz 時，28GHz 與 30GHz 的相位雜訊為 108dBc/Hz。

圖 2.30 與圖 2.31 為注鎖前後輸出功率頻譜比較，28GHz 的頻譜在 free running 下輸出功率為 2.9dBm，鎖頻後輸出功率為 8.4dBm；30GHz 的頻譜在 free running 下輸出功率為-1dBm，鎖頻後輸出功率為 7dBm，span 皆為 500MHz；明顯的看出鎖頻後將周圍的雜訊匯集成一個乾淨的訊號。

圖 2.32 與圖 2.33 表示成注入訊號與輸出訊號的相位雜訊差了 12dB，藍色的點表示為 Agilent E5052A Signal Source Analyzer 機台所能量到的最低相位雜訊。

圖 2.34 與圖 2.35 表示為輸出功率與相位雜訊對輸入功率作圖，輸出功率都為 10dBm 以上，相位雜訊在輸入功率較小的時候，其鎖頻的效果就較微弱，導致相位雜訊變小，在輸入功率較大之後相位雜訊就會呈現比較穩定的情況。

圖 2.36 與圖 2.37 是輸入與輸出匹配結果，輸入匹配的原因是有馬尚爾合分波器，輸出的匹配則是因為有後端放大器所以要匹配至 50 歐姆，輸出匹配結果在-5~-6dB 左右，可能是影響輸出功率變小的結果。

圖 2.38~圖 2.41 為相位雜訊在 Agilent E5052A Signal Source

Analyzer 的實際量測圖。

Harmonic	1 (inj)	2	3	4(out)	5	6	7
Freq (GHz)	7	14	21	28	35	42	49
Pout (dBm)	-27.2	-35	-31.2	1.83	-24.1	-41.3	-33.4
Suppression	29.03	36.83	33.03	0	25.93	43.13	35.23

表 2.1 Harmonic rejection

	Post Simulation	Measurement
Supply Voltage (V)	3.3	3.3
Tuning Range (GHz)	27~31	26~31
Locking Range (GHz) @ 12dBm Inj. level	--	0.4 @ Center28GHz 0.6 @ Center30GHz
Phase Noise (dBc/Hz) @ 1MHz offset	--	108 @ Center28GHz 108 @ Center28GHz
Input Return Loss (dB)	>10 (3~8 GHz)	>9 (3~7.5 GHz)
Output Return Loss (dB)	>10 (27~31 GHz)	>6.5 (27~31 GHz)
Output Power (dBm)	13	11 @28GHz 8 @30GHz
Current Consumption (mA)	60mA	75mA
Process	0.15 $\mu\text{m}$ pHEMT	
Chip Size	2x1 mm <sup>2</sup>	

表 2.2 Summary



### 3.1 前言

近年來由於個人通信設備的普及與相關通訊產品需求量大量的成長，對於小型化，低價格，低功率的通信元件的需求也持續的增加，近年來研究方向便是朝著完成單一整合的收發機；而單晶射頻積體電路(RFIC)在提供小面積、高重製性、高穩定性及在大量生產時的低價格方面，給射頻技術一個很好的選擇。另外，隨著製程技術的進步不斷地提升具有高截止頻率( $f_c$ )及高最大振盪頻率( $f_{max}$ )的元件，因而更高操作頻率的射頻IC晶片不再遙不可及，而砷化鎵晶片雖然價格較高，但在材料的本質上仍勝過矽一大步，它具有較CMOS更高的轉導值、更低的雜訊，用來實現低雜訊放大器將消耗較少的功率，所以適合應用在講求低雜訊、低功率的接收機系統上。

低雜訊降頻轉換器是數位寬頻衛星接收機最主要的部份，通常是跟碟型天線一起安裝在戶外，主要能夠接收衛星訊號後再經由低雜訊降頻器將訊號放大，再用電視機上盒將其解碼，一般來說，台灣目前有線電視(Cable TV)用戶站比重高達八成，但HD頻道及服務仍少，但利用DBS系統則擁有衛星傳輸的高頻寬優勢，已經在台灣佔有一席之地，且目前只需要加裝數位機上盒即可觀看高畫質頻道，大大減少需繳第四台的費用，若將其頻道增加，未來在電視領域將是很大的優勢。

### 3.2 低雜訊降頻器簡介




圖 3.1 低雜訊降頻器示意圖

低雜訊降頻器(LNB)在數位廣播衛星(Digital Broadcast Satellite)接收機為最主要的核心架構，安裝於戶外搭配碟型天線，將訊號從太空接收到地球，再利用低雜訊降頻器接收訊號，輸出訊號再傳送至安裝於室內的數位機上盒(set-top box)提供較好的頻道選擇，訊號到低雜訊降頻器之前，可分為水平與垂直極化方向的訊號，也包含了部分頻帶的訊號，如 C-band(5.85-8.2GHz)，Ku-band(12.4-18GHz)或Ka-band(26.5-40GHz)。

此架構採用了穩懋的 0.15  $\mu\text{m}$  pHEMT 製程，由圖 3.1 知輸入端 RF 頻率為 10.6-12.75GHz，訊號分為水平極化(horizontal polarization) 和垂直極化(vertical polarization) 方向，再劃分為 High band (10.6-11.7GHz)與 Low band (11.7-12.75GHz)，訊號從碟型天線接收到水平與極垂直兩個方向，再依據其極化方向分別以 HEMT 製程之低雜訊放大器放大訊號，此時可利用積體化接收解調器(Integrated receiver decoder)選擇水平或垂直方向的訊號，而再以直流電壓疊加一 22KHz 作解調訊號的分辨為 High band，兩種不同的供應電壓 13V 與 18V，分別代表垂直與水平極化方向，選擇好欲解調之訊號後，再傳送至整個數位廣播衛星的核心架構"低雜訊降頻器(Low noise block-downconverter)"，進行訊號的降頻動作。

此架構採用了一級低雜訊放大器一混頻器和一級中頻放大器，目標轉換增益(Conversion Gain)30dB 以上，單旁波雜訊指數(Single Side Band Noise Figure)在中頻部分為 3dB 以下。

### 3.3 低雜訊放大器

本節電路主要以介紹在 pHEMT 製程上低雜訊放大器的設計方式，低雜訊放大器需考量的特性，最重要即為雜訊指數以及增益，其次為線性度及功率消耗。

#### 3.3.1 源極退化低雜訊放大器

考慮一具有源極退化的放大器如圖 3.2 所示，pHEMT 製程的偏壓可操作在負壓，在源極端放一電感與一閘極與源極相接形成的電流源串聯，在直流部分的話則形成一般在源極端加上一自偏壓的電流源，也提供了正偏壓，閘極端的大電阻到地，就可以給電晶體一個負偏壓，而在交流部分的話則利用一大電容形成交流接地。




圖 3.2 低雜訊放大器

以小訊號觀點如圖 3.3 從閘極端看進去  $Z_{in} = \frac{1}{j\omega C_{gs}} + j\omega L_s + \omega_T L_s$ ，實部部份為  $\omega_T L_s$ ，與電晶體的截止頻率和源極電感有關，而 HEMT 的截

止頻率很高，若要匹配至 50 歐姆，源極端的電感  $L_s$  就會很小，其寄生電阻小所造成的雜訊指數也會比較小，而虛部部分就串聯一電感  $L_g$  消除，達到 50 歐姆匹配。




圖 3.3 閘極端輸入阻抗等效模型

雜訊指數對一接收機是個非常重要的指標，數位廣播衛星 (DBS)，從天線接收訊號，傳送到接收機的最前端，就是接一個低雜訊放大器，由於訊號在空氣中傳遞會有許多雜訊干擾造成訊號大幅度衰減，為了確保訊號接收的特性，定義了一接收機的靈敏度 (Sensitivity)

為  $P_{in,min} = -174dBm/Hz + NF + 10\log B + SNR_{min}$ ，其中和動態範圍 (Dynamic

Range) 為  $SFDR = \frac{2(P_{IP3} + 174dBm - NF - 10\log B)}{3} - SNR_{min}$ ，從式中發現雜訊

指數 (Noise Figure) 扮演一個非常重要的角色，雜訊指數變高時靈敏度

和動態範圍都會變差，而對於整體接收機的雜訊指數可寫為

$NF_{total} = NF_1 + \frac{NF_2 - 1}{G_1} + \frac{NF_3 - 1}{G_2} + \dots$ ，從式中知前級的增益可壓制後級電路

的雜訊指數，所以第一級通常都會使用低雜訊放大器，除了放大器本

身的低雜訊，其高增益亦可壓制後級電路的雜訊，而雜訊指數經推導

之後表示： $F = 1 + \frac{\Gamma g_m R_s}{\left(\frac{\omega_T}{\omega}\right)^2}$ 。從式中發現電晶體的截止頻率愈高其雜訊

指數愈低，所以適合高截止頻率的 pHEMT 製程；但相對的其操作頻率愈高，雜訊指數也愈高。

### 3.3.2 低雜訊放大器電路設計

低雜訊放大器最常見的架構不外乎是共源極組態(CS)或疊接放大器(CS-CG)組態，此架構則選擇了串疊組態，除了電晶體 M1 提供低雜訊放大器增益，並且降低電晶體 M2 的所造成的雜訊，又電晶體 M2 是 CG 組態，具有輸入阻抗低的特色，可減小電晶體 M1 源汲端的米勒電容，能讓低雜訊放大器操作較寬頻，利用疊接的特性也會有較好的反向隔離度。

由於利用電晶體自偏壓的特性，在電流方面盡量不要太大，但在閘極端已經是零伏特偏壓，所以偏壓的大小決定於源極端的電晶體 M1，所以我們選擇小電晶體尺寸 2x12 的大小；而電晶體 M1 的選擇，依經驗公式 ( $I = 15\% \sim 25\% I_{dss}$  時電晶體貢獻的雜訊最小)，因此元件不能太大，最後選擇了 2x38 尺寸的電晶體，而決定於低雜訊放大器的操作頻率為 M2 汲極端的電感與連接下一級混頻器電容及 M2 的寄生電容，其產生的共振頻率即為操作頻率，而頻寬的決定為共振頻率的 Q 值。

### 3.4 吉伯特混頻器(Gilbert Mixer)與中頻放大(Intermediate Frequency Amplifier)

經過前一級低雜訊放大器將 RF 訊號放大之後，為了使訊號在應用頻帶，則需要一混頻器將訊號做降頻的動作，混頻器是將 RF(射頻)訊號與 LO(本地震盪)訊號做相減的動作。

#### 3.4.1 單平衡式與雙平衡式吉伯特混頻器比較

混頻器又可分主動與被動兩種，主動的轉換增益遠比被動的多，所以在架構上我們選擇主動式吉伯特混頻器，吉伯特混頻器又可分單平衡(single balanced)式與雙平衡式(double balanced)，其中最主要的差異為單平衡式 LO 訊號會嚴重的洩漏到 IF 端，還必須外加濾波器濾除，而雙平衡式則避免這種問題，但在相同轉換增益(conversion gain)下雙平衡式要比單平衡式功率消耗多一倍。




圖 3.4 單平衡式吉伯特混頻器

由圖 3.4 知，LO 端電晶體的操作行為就像個開關，使電晶體 M2



$$i_{D3} = I_{DC} + \frac{g_m}{2} v_{RF}(t) \times \frac{2}{\pi} \times \left( \sin \omega_{LO} t + \frac{1}{3} \sin 3\omega_{LO} t + \frac{1}{5} \sin 5\omega_{LO} t + \dots \right)$$

$$i_{D4} = I_{DC} + \frac{g_m}{2} v_{RF}(t) \times \frac{2}{\pi} \times \left( -\sin \omega_{LO} t - \frac{1}{3} \sin 3\omega_{LO} t - \frac{1}{5} \sin 5\omega_{LO} t + \dots \right)$$

$$i_{D5} = I_{DC} - \frac{g_m}{2} v_{RF}(t) \times \frac{2}{\pi} \times \left( -\sin \omega_{LO} t - \frac{1}{3} \sin 3\omega_{LO} t - \frac{1}{5} \sin 5\omega_{LO} t + \dots \right)$$

$$i_{D6} = I_{DC} - \frac{g_m}{2} v_{RF}(t) \times \frac{2}{\pi} \times \left( \sin \omega_{LO} t + \frac{1}{3} \sin 3\omega_{LO} t + \frac{1}{5} \sin 5\omega_{LO} t + \dots \right)$$

IF 端所產生的電流為： $i_{IF}(t) = i_{D3} + i_{D5} - i_{D4} - i_{D6}$ ，

$$i_{IF}(t) = \frac{4}{\pi} \times v_{RF}(t) \times g_m \times \left( \sin \omega_{LO} t + \frac{1}{3} \sin 3\omega_{LO} t + \frac{1}{5} \sin 5\omega_{LO} t + \dots \right)。$$

由 IF 端電流知不會有 LO 洩漏的問題，在 LO to RF 與 LO to IF 有良好的隔離度。

### 3.4.2 中頻放大器具有輸出緩衝級(Intermediate Frequency Amplifier With Output Buffer)

經過混頻器將訊號降至中頻後，需要一中頻放大器將訊號再度放大，以增強訊號的靈敏度與選擇性，訊號至此則形成一個簡易的接收機。




圖 3.6 中頻放大器具有輸出緩衝級

如圖 3.6 所示，由於混頻器的輸出為差動訊號，所以我們使用了共源極(common source)組成的差動放大器，但其輸出阻抗高，必須利用輸出緩衝級將其由高阻抗轉換至低阻抗，也利於量測方便。

但利用此輸出緩衝級有不可避免的問題，由於增益主要從差動放大器輸出但接至共汲(common drain)放大器，會將增益變小，且會有較大的功率消耗，是必須要改善的地方。

根據模擬設計結果，差動放大器大約消耗 10mA，輸出緩衝級大約消耗 20mA。

### 3.5 晶片量測結果




圖 3.7 低雜訊降頻器電路架構

由圖 3.7 知，利用了 pHEMT 可自偏壓的特性節省了不少偏壓，在電流消耗方面 LNA 大約 13mA，mixer 部分大約 7mA，IF amplifier 與 buffer 部分大約 30mA，操作電壓為 3.3V。




圖 3.8 Die Photo




圖 3.9 轉換增益對 IF 頻率




圖 3.10 轉換增益對 RF 頻率




圖 3.11 轉換增益對 LO 功率




圖 3.12 轉換增益對 RF 功率




圖 3.13 線性度




圖 3.14 LO to IF 隔離度




圖 3.15 單旁波雜訊指數






圖 3.16 轉換增益與 NF<sub>ssb</sub> 對 RF 頻率



(a)



(b)

圖 3.17 (a)  $S_{11}$  (b)  $S_{22}$

### 3.6 結果與討論

此電路使用穩懋 0.15 $\mu\text{m}$  pHEMT 製程，晶片照片如圖 3.8 所示，左方 GSG pad 為 RF 的輸入端，下方 GSGSG pad 為 LO 的輸入端，右方 GSGSG 為 IF 的輸出端，直流偏壓的部份全部由 8 pin 的 DC 排針給入，晶片面積為 2x1mm<sup>2</sup>。

圖 3.9 為轉換增益對 IF 頻率作圖，RF 頻率固定在 10.5GHz，LO power 操作在 -3dBm，最大功率在 1.12GHz 為 33dBm，3dB 頻寬為 500MHz~2.8GHz。

圖 3.10 為轉換增益對 RF 頻率作圖，在 IF 固定在 1GHz 之下，LO 功率在 -3dBm 時，轉換增益對 RF 頻率作圖，3dB 頻寬為 10.4GHz~11.2GHz。

圖 3.11 為轉換增益對 LO 功率作圖，RF 頻率固定在 10.5GHz，IF 頻率固定在 1GHz，轉換增益最大值在 LO 功率為 -3dBm。

圖 3.12 為轉換增益對 RF 功率作圖，RF 頻率固定在 10.5GHz，IF 頻率固定在 1GHz，IP<sub>1dB</sub> 為 -34dBm，OP<sub>1dB</sub> 為 -2.5dBm。

圖 3.13 與圖 3.14 為線性度與隔離度，IIP3 為 -24dBm，OIP3 為 6dBm，LO 到 IF 的隔離度(isolation)為 -20dB 以下。

圖 3.15 與圖 3.16 為單旁波頻帶的雜訊指數為 2dB 左右，由於整體接收機架構需要雜訊指數在 0.6dB 以下，所以一般在低雜訊降頻器

前端有低雜訊放大器，依據文獻指出目前 HEMT 架構的低雜訊放大器大約為 0.35dB 左右，增益約為 12dB，因此前端加一級 LNA，依照

$$NF_{total} = NF_1 + \frac{NF_2 - 1}{G_1} + \frac{NF_3 - 1}{G_2} + \dots$$

整體 NF 大約為 0.495dB 左右。

圖 3.17 為輸入與輸出返回損耗，輸入端在 10.75GHz~12GHz 都在 -10dB 以下，輸出端在 850MHz~2.15GHz 都在 -10dB 以下。

	Post Simulation	Measurement
Supply Voltage (V)	3.3	3.3
Conversion Gain (dB)@v.s. IF freq.	33	33
RF <sub>3dB</sub> bandwith(GHz)	10.5~12	10.4~11.4
IF <sub>3dB</sub> bandwith(GHz)	0.6~3.5	0.5~2.5
IP <sub>1dB</sub> (dBm)	-34	-34
OP <sub>1dB</sub> (dBm)	--	-2.5
IIP3(dBm)	--	-24
OIP3(dBm)	--	6
Input Return Loss (dB)	>10 (10.1~ 13GHz)	>10 (10.75~12 GHz)
Output Return Loss (dB)	>10 (950MHz~2.15GHz)	>10 (950MHz~2.15GHz)
Current Consumption (mA)	47mA	50mA
Process	0.15 μm PHEMT	
Chip Size	2x1 mm <sup>2</sup>	

表 3.1 Summary



# 第四章

## 主動式濾波低雜訊放大器

## 4.1 前言

隨著 CMOS 技術日趨成熟，應用在無線通訊技術與時俱增，低功率低價格的商品需求則反應在 IC 化層面，CMOS 0.18 $\mu\text{m}$  成本低、整合度高等優點，一直都是市場上的主流。

目前在 IEEE802.11b 制定規範為 2.4~2.4835GHz，藍芽(bluetooth)也應用在此一頻段，在此提出了制定於此頻帶的窄頻低雜訊放大器，目標在 2.17GHz、2.32GHz 和 3.3GHz 處產生三個傳輸零點(transmission zeros)，但要在如此靠近頻帶的地方產生傳輸零點，使用一般螺線型電感其 Q 值只有 10 以下，所造成的零點不佳，因為矽基板(silicon substrate)與金屬所造成的損耗，使得被動元件的植入損耗(insertion loss)不佳，也造成螺線型電感的品質因素(quality-factors)不高，為了提升其 Q 值，可以使用交錯耦合電路產生負阻抗，來消除螺線型電感本身的寄生電阻，或是 GIC 式的主動電感(active inductor)提升其 Q 值，本章節則會討論使用主動式電感所產生的零點來完成窄頻低雜訊放大器。

## 4.2 主動式電感(active inductor)

主動式電感即為利用主動式元件組合成一個等效電感，其等效為接地電感，其優點為高Q值、面積小、植入損耗低、電感值可隨電壓調整，但其缺點為易受製程變異、電感必須接地、雜訊指數高、需消耗功率。




圖 4.1 正規串疊主動式電感




圖 4.2 等效 RLC 電路

為了減小面積與提升 Q 值，圖 4.1 為主動式電感的架構，其中 M3 為高增益架構目的是提升 Q 值，而 M4~M7 為提供給 M1 與 M2 的電流

鏡電流，其中兩節點電壓  $V_1$  與  $V_2$  可表示為：

$$V_1 = -\frac{g_{m1}}{sC_{gs3} + g_{m3}} V_{in}$$

$$V_2 = \frac{s^2 C_{gs2} C_{gs3} + sC_{gs2} g_{m3} - g_{m1} g_{m3}}{s^2 C_{gs2} C_{gs3} + sC_{gs2} g_{m3} + sC_{gs3} g_{ds4} + g_{m3} g_{ds4}} V_{in}$$

經推導之後，輸入阻抗可表示為：

$$Y_{in} = \frac{1}{Z_{in}} \approx \frac{g_{m1} g_{m2} g_{m3}}{sC_{gs2} (g_{m3} + sC_{gs3})} + \frac{g_{m1} g_{m3}}{g_{m3} + sC_{gs3}} + sC_{gs1}$$

假設操作頻率遠小於主動電感截止頻率，可等效為：

$$G_p \approx g_{m1}$$

$$C_p \approx C_{gs1}$$

$$L \approx \frac{C_{gs2}}{g_{m1} g_{m2}}$$

$$R_s \approx -\frac{\omega^2 C_{gs2} C_{gs3}}{g_{m1} g_{m2} g_{m3}}$$



由式中發現，主動電感值主要由  $M_1$  與  $M_2$  決定， $Q$  值的大小則決定於  $G_p$  與  $R_s$ ， $G_p$  為並聯導納，從主動電感的損耗算出， $R_s$  為一個跟頻率相依的負阻抗，化簡出等效模型後，可計算出主動電感的共振頻率：

$$f_{RES} \approx \frac{1}{2\pi\sqrt{LC_p}} = \frac{1}{2\pi} \sqrt{\frac{g_{m1}}{C_{gs1}}} \cdot \sqrt{\frac{g_{m1}}{C_{gs2}}} \approx \frac{1}{2\pi} \sqrt{\omega_{T1}\omega_{T2}}$$

其中  $\omega_{T1}$  與  $\omega_{T2}$  分別為  $M_1$  與  $M_2$  的共振頻率，但通常主動電感都會設計在遠低於共振頻率以確保需要的電路特性。

為了去達到最大的電感  $Q$  值，則是希望寄生損耗剛好為零，則與

$R_s$ ， $G_p$  之損耗有關，可寫為：

$$\operatorname{Re}\left[\frac{1}{R_s + j\omega L}\right] + g_{m1} = \frac{-C_{gs2}C_{gs3}g_{m1}g_{m2}g_{m3}}{C_{gs2}^2g_{m3}^2 + \omega^2C_{gs2}^2C_{gs3}^2} + g_{m1} = 0$$

計算可得 Q 的最大值為：

$$f_{Q_{\max}} \approx \frac{1}{2\pi} \sqrt{\omega_{T3}(\omega_{T2} - \omega_{T3})}$$

根據 Q 值的定義為主動電感輸入阻抗的虛部部分與實部部分的比值，經計算可近似為：

$$Q \approx \frac{\omega^2 C_{gs2} g_{m1} g_{m2} g_{m3}}{g_{m1} g_{m2} g_{m3} g_{ds4} + \omega^2 C_{gs2} g_{m1} g_{m3} (C_{gs2} g_{m3} - C_{gs3} g_{m2})}$$





圖 4.3(a)



(b)主動電感螺線型電感感值與 Q 值

圖 4.3(a)(b)為模擬主動電感與螺線型電感感值與 Q 值的比較，主要是在所需要製造傳輸零點的位置使 Q 值最大，從圖形中可知主動式電感 Q 值比螺線型電感 Q 值至少多了 30~40，這是主動式電感很大的優勢，但主動式電感的感值隨頻率起伏相當大，比起螺線型電感的穩定感值，是必須承擔的缺點。

### 4.3 主動式濾波器(active filter)

現今濾波器所產生的極點與零點都是以被動元件組合而成，極零點的產生定由電感電容所形成的串聯諧振與並聯諧振，一般都是以印刷電路板(Printed Circuit Board, PCB)及低溫陶瓷共燒(Low Temperature Co-fired Ceramic, LTCC)來實現，但若要在IC上實現，現今被動濾波器通常以60GHz及77GHz為主流，由於操作在高頻其尺寸相對較低頻較小，而如今操作在2.4GHz，很容易碰到螺線型電感面積太大的問題，即使面積大小暫不作考慮，在CMOS 0.18 $\mu\text{m}$ 上矽基板的損耗使得Q值一直表現不佳，以至於濾波效果一直不好，因此本實作則利用主動式電感來改善此兩大問題，(1)主動元件構成：面積微型化；(2)可產生負阻抗式的主動電感：Q值大幅提昇。




圖 4.4 帶通濾波器

圖 4.4 為具有兩傳輸零點(transmission zero)的帶通濾波器，其中  $L_{p1}$  與  $C_{p3}$  在並聯路徑作並聯諧振和  $L_{p2}$  與  $C_{p4}$  在並聯路徑作並聯諧振形成帶通濾波器，另外  $L_{p1}$  與  $C_{p1}$  在並聯路徑作串聯諧振和  $L_{p2}$  與  $C_{p2}$  在並聯路徑作串聯諧振形成帶拒濾波器，分別在帶外形成兩傳輸零點，為了有效抑制帶外訊號，採用了主動式電感的高 Q 值增強傳輸零點掉落的深度。




圖 4.5 主動式濾波器  $S_{21}$  模擬結果

圖 4.5 為將兩傳輸零點分別產生在 2.3GHz 與 2.08GHz，抑制效果 (supression)分別為 20dB 與 40dB，由於傳輸零點在 2.3GHz 非常靠近 2.4GHz 所以抑制能力較差，且植入損耗也被此一零點影響，稍微被扯下來，但也是因為只有如此高 Q 值才能有辦法在如此靠近頻帶下產生明顯的抑制效果。




圖 4.6 主動式濾波器雜訊指數

圖 4.6 為主動式濾波器雜訊指數的模擬結果，其中兩個峰值為並聯路徑的傳輸零點位置，根據公式：

$$NF \propto \left[ 1 - \left( \frac{\omega}{\omega_{RH1}} \right)^2 \right]^{-2} \left[ 1 - \left( \frac{\omega}{\omega_{RH2}} \right)^2 \right]^{-2}$$

$$\omega_{RH1} = \frac{1}{\sqrt{L_{P1}(C_{P1} + C_{P3})}}$$

$$\omega_{RH2} = \frac{1}{\sqrt{L_{P2}(C_{P2} + C_{P4})}}$$

可發現 2.3GHz 的傳輸零點太靠近 2.4GHz，造成 2.4GHz 雜訊指數很高，而主動電感本身雜訊指數也高，所以需要兩級低雜訊放大器去抑制約 21dB 的雜訊，因此本實作則用兩級 LNA 與主動式濾波器作結合。





圖 4.7(a) 等效感值對輸入功率



(b) Q 值對輸入功率

圖 4.7(a)、(b) 為感值與 Q 值對輸入功率作圖，可知當輸入功率變大的時候會使得 Q 質變小且感值變高，而感值變大的原因為電晶體轉導能力下降的因素，因為當輸入功率太大的話可能會導致電晶體操作在三極管區(triode region)，而 Q 值也隨著輸入功率的提高而降低。

## 4.4 低雜訊放大器(Low Noise Amplifier)

由於主動式電感的高雜訊指數，必須要有夠高的增益才有能力抑制，因此本實作使用了兩級的低雜訊放大器，並在高頻增加一個傳輸零點，不過使用的是螺線型電感，因為主動電感需要接地才能使用，因此使用TSMC的電感模型，但正如之前所說其Q值不高所能造成零點的深度有限，而此電路為一個低通的架構，在低頻的濾波效果不好，為了克服其缺點，所以在並聯路徑作串聯諧振之電感部分，使用主動式電感在通帶外的低頻部分產生兩個零點，且利用其Q值較高的特性使得通帶外低頻濾波效果增強許多，不過主動式電感等效電路為一個接地電感，故為在通帶外的高頻部分產生濾波效果在串聯路徑使用了螺線型電感，為了確保其高頻濾波效果使用了兩級低通使其明顯化。




圖4.8具帶外零點之兩級低雜訊放大器

圖4.8為兩級低雜訊放大器且具帶外零點，其中在輸入端的部份在量測時使用了Bias-Tee同時將RF訊號與DC灌入，即可省下必須多一個PAD的面積；另外在 $C_{ex}$ 的部份則是因為在2.4GHz頻段的應用，通常 $L_{g1}$ 需要相當大的感值，且在矽製程上其寄生阻抗相當可觀，並會成為雜訊貢獻的主因之一，因此考慮到

$$Z_m = s(L_{g1} + L_{s1}) + \frac{1}{s(C_{gs} + C_{ex})} + \omega_t L_s$$

可縮小 $C_{gs}$ 不會影響到 $L_s$ 因此變大，且增加 $C_{ex}$ 可使 $L_g$ 變小，對雜訊指數會有改善的效果。但過大的 $C_{ex}$ 會減少等的截止頻率，進一步影響到增益。



### 4.5 結果與討論




圖4.9 主動式濾波器完整電路架構圖




圖 4.10 Die Photo




圖 4.11 S 參數




圖 4.12 主動濾波器線性度




圖 4.13 主動濾波器雜訊指數




圖 4.14 主動電感零點調諧

圖 4.9 為主動式濾波器完整架構圖，訊號由第一級 LNA 輸入，兩級操作偏壓為 1.8V，共消耗電流為 12.23mA，而主動式電感的部份操作偏壓為 1.64V，消耗電流為 5.86mA，總消耗功率為 32.56mW。

圖 4.10 為主動式濾波器晶片照，圖片左側為 GSG PAD，訊號輸入的接頭使用 Bias Tee 將訊號與 DC 同時輸入，下方的地方為 PGP PAD，左邊的 P 為第二級 LNA 的閘極端偏壓，右邊的 P 為主動式電感 VDD 偏壓，上方的 P 為給兩級 LNA 的 VDD 點針，右側為訊號輸出，整體晶片大小為  $0.96 \times 0.9 \text{mm}^2$ 。

圖 4.11 為 S 參數，其中虛線為模擬結果而實線代表量測結果，在  $S_{21}$  的地方量測明顯比模擬差，原因是因為第一級 LNA 與第二級 LNA

LC tank 的頻率有偏差，造成增益下降，但也因此變得較平坦，不過傳輸零點的位置相當一致，但靠近 2.4GHz 的傳輸零點太靠近主要頻帶所以零點砍不深，至於輸入輸出返回損耗都在 10dB 以下。

圖 4.12 為線性度部分， $IP_{1dB}$  為 -56dBm， $OP_{1dB}$  為 -46dBm， $IIP_3$  為 -47dBm， $OIP_3$  為 -37dBm。

圖 4.13 為雜訊指數的部分，由於 LNA 的兩個頻帶有稍微偏差，除了帶來增益的下降之外，抑制雜訊的效果也因此下降，所以必須犧牲電流來提高增益藉此降低雜訊，在 2.4GHz 為 4.9dB。

圖 4.14 表現出主動電感可調諧的特性，電壓從 1.45V 到 1.69V，電流也從 4.66mA 到 6.21mA，傳輸零點位置從低頻走至高頻約有 300MHz 的調諧範圍。

	Post-sim	Measurement
$S_{11}$	<-10dB (2.3~2.9GHz)	<-10dB (1.7~2.8GHz)
$S_{21}$	16.4dB	13dB
$S_{22}$	<-10dB (2.4~2.47GHz)	<-10dB (2.38~2.43GHz)
NF	5.5dB	4.9dB
$IP_{1dB}$	--	-56dBm
$OP_{1dB}$	--	-46dBm
$IIP_3$	--	-47dBm
$OIP_3$	--	-37dBm
Power Consumption	23.5mW	32.56mW

表 4.1 Summary



# 第五章

## 結論

本論文第二章是利用 pHEMT 0.15  $\mu\text{m}$  製程，實作一個 30GHz 的次諧波注鎖式壓控振盪器，且在 VCO 後端加上一個緩衝放大器，使得功率在 28~30GHz 達到 10dBm 以上，注入訊號為 7~7.5GHz，VCO 振盪頻率在 2 倍注入訊號之間，free running 下為 13~16GHz 之間，利用交錯耦合電路 push-push 兩倍振盪頻 26~32GHz 之間，完成四倍頻的架構，由於輸出返回損耗在 -7dB 之間，輸出功率被抑制了一些，且最後一級的源級放大器已操作在飽和功率區，功率消耗太多，需以後端電路實際應用再做考量。

第三章也是以 pHEMT 0.15  $\mu\text{m}$  製程，實作一個低雜訊降頻器，以市面上的規格而言，轉換增益需達到 56dB，雜訊指數 0.6dB 以下，以本實作而言按照整體架構仍會在前端加上兩級 LNA，除提高增益外亦能抑制雜訊，不過本實作可換成額外增加一級 LNA 和一級中頻放大器，因為 pHEMT 比 CMOS 的雜訊指數來得低，本實作只需要額外一級 LNA 即可到雜訊指數的標準，後端在額外增加一級中頻放大器比兩級都用 LNA 的面積小很多。

第四章則是以 CMOS 0.18 $\mu\text{m}$  製程完成一個操作在 2.4GHz 的窄頻低雜訊放大器，由於兩級 LNA 的 tank 有偏移，造成增益只有 13dB，且在主動電感的部份應分開偏壓，以方便調諧零點的位置和 Q 值，即可調整每一個所需要砍深零點的地方。

## 參考文獻

### 第二章：

- [1] Mingquan Bao, Yinggang Li and H. Jacobsson, "A 21.5/43-GHz dual-frequency balanced Colpitts VCO in SiGe technology," IEEE Journal of Solid-State Circuits, vol. 39, no. 8, pp. 1352-1355, Aug. 2004.
- [2] Shuya Kishimoto, Kenichi Maruhashi, Masaharu Ito, Takao Morimoto, Yasuhiro Hamada, and Keiichi Ohata, "A 60-GHz-band subharmonically injection locked VCO MMIC operating over wide temperature range," IEEE Microwave Symposium Digest, pp.1689-1692, June 2005.
- [3] Belinda Piernas, and Kenjiro Nishikawa, "A Compact and Low-Phase-Noise Ka-Band pHEMT-Based VCO," IEEE Transactions on Microwave Theory and Techniques, Vol. 51, No.3, March 2003
- [4] Jinho Jeong, Youngwoo Kwon, "Jinho Jeong, and Youngwoo Kwon, "Injection-Locked Push-Push Oscillator at 72 GHz Band using Cross-Coupled HEMTs", European Microwave Conference, pp. 587-590, 2003.
- [5] Fan-Hsiu Huang, Chi-Hsien Lin, Hong-Yeh Chang, Yi-Jen Chan, "A low-power subharmonic injection-locked oscillator using E/D-mode GaAs PHEMTs for Ka-band applications," in 2008 Asia Pacific Microwave Conference Proceedings, vol. x, Hong Kong/Macau, China, Dec. 2008.
- [6] J. Jeong, Y. Kwon, "A Fully Integrated V-band PLL MMIC using 0.15um GaAs pHEMT Technology", IEEE Journal of Solid-State Circuits, vol. 41, no. 5, pp.1042-1050, May. 2006.
- [7] 張宇文, "高速除頻電路與正交相位振盪器之設計," 國立交通大學碩士論文, 2005.
- [8] B. Razavi, "RF Microelectronics," Upper Saddle River, NJ: Prentice Hall PTR, 1998.

### 第三章：

- [1] Tino Copani, Santo A. Smerzi, Giovanni Girlando, and Giuseppe Palmisano, "A 12-GHz silicon bipolar dual-conversion receiver for digital satellite applications," IEEE Journal of Solid-State Circuits, vol. 40, no. 6, pp. 1278–1287, Jun. 2005.
- [2] G. Girlando, T. Copani, S. A. Smerzi, and G. Palmisano, "A Ku-band monolithic tuner-LNB for satellite applications," in Integr. Circuits Conf., 2004, pp.

613–616.

- [3] G. Girlando, S. A. Smerzi, T. Copani, and G. Palmisano, “A monolithic 12-GHz heterodyne receiver for DVB-S applications in silicon bipolar technology,” *IEEE Transactions on Microwave Theory and Techniques*, vol. 53, pp. 952-959, Mar. 2005.
- [4] P. Wallace, et. al., “A Low-Cost High-Performance MMIC Low-Noise Downconverter for Direct Broadcast Satellite Reception,” *IEEE Microwave and Millimeter-wave Monolithic Circuits Symp. Dig.*, pp.7- 10, 1990.
- [5] N.Shiga et al., “MMIC family for DBS downconverter with pulse-doped GaAs MESFETs,” *GaAsIC Symposium Digest*, pp.139-142,1991.
- [6] Takeshi Sekiguchi et al., “Ultra Small Sized Low Noise Block Downconverter Module,” *IEEE International Microwave Symposium Digest*, 1992, pp. 447-450
- [7] J. Y. Lee and N. Y. Kim, “A Low-Power Ku-band Downconverter in InGaP-GaAs HBT Technology,” *IEEE Microwave and Wireless Components Letters*, vol. 15, no. 4, April. 2005.
- [8] K. Hubbard, “A family of low cost high performance HEMT MMIC’s for commercial DBS applications,” in *IEEE MTT-S Int. Symp. Dig.*, vol. 3, May 1995, pp. 1649–1652.
- [9] C.Hutchinson, et. al., “Silicon Bipolar 12GHz Downconverter for Satellite Receiver,” 1995 *IEEE Bipolar Circuits and Technology Meeting*, pp. 198-201.

#### 第四章：

- [1] L. H. Lu, Y. T. Liao and C. R. Wu, “A Miniaturized Wilkinson Power Divider with CMOS Active Inductors,” *IEEE Microw. Wireless Compon. Lett.*, vol. 15, no. 11, pp. 775–777, Nov. 2005.
- [2] H.-H. Hsieh, Y.-T. Liao, and L.-H. Lu, “A compact quadrature hybrid MMIC using CMOS active inductors,” *IEEE Trans. Microw. Theory Tech.*, vol. 55, no. 6, pp. 1098–1104, Jun. 2007.
- [3] J. N. Yang, Y. C. Cheng, and C. Y. Lee, “A Novel RF CMOS Active Inductor,” *IEICE Trans. Commun.*, Vol. E86-B, No.7, pp. 2190-2192, July 2003. (SCI, EI)
- [4] C. C. Hsiao, “Improved Quality-Factor of 0.18- $\mu\text{m}$  CMOS Active Inductor by a Feedback Resistance Design,” *IEEE Microwave and Wireless Components Letters*, vol. 12, no. 12, pp. 467-469, December 2002.
- [5] Thanachayanont and S. S. Ngow, “Low voltage high Q VHF CMOS transistor-only active inductor,” *The Midwest Symposium on Circuits and Systems*, pp.III-552-III-555 vol.3, 2002.
- [6] U. Yodprasit and J. Ngarmnil, “Q-enhancing technique for rf CMOS active

- inductor, ” in Circuits and Systems, 2000. Proceedings. ISCAS 2000 Geneva. The 2000 IEEE International Symposium on, 2000, pp. 589-592
- [7] C.-P. Liang, P.-Z. Rao, T.-J. Huang, and S.-J. Chung, “Analysis and Design of Two Low-Power Ultra-Wideband CMOS Low Noise Amplifiers with Out-Band Rejection, ” IEEE Trans. Microwave Theory Tech., Vol. 58, Issue 2, pp.277-286, Feb. 2010.

