第四章 結果與討論

4.1 試片結構

元件結構如圖 4-1 所示, Al_xGa_{1-x}N Undoped, 這也是一般異質結構電晶 體常見的結構,由下而上結構為: Sapphire 基版、緩衝層、3 um undoped 氮化鎵及 35 nm AlGaN, 載子濃度為 1.09x10¹³ cm⁻², 電子遷移率為 1470 cm²/V-s 。



圖4-1 Undoped HFET 結構圖,其中A1=0.3、dAIGAN=35nm。

圖 4-2 為TLM量測歐姆接觸電阻(ohmic contact resistor),歐姆接觸 電阻約為 0.447 Ω -mm,特性接觸電阻 (specific contact resistance) 為 4.056x10⁻⁶ Ω -cm²顯示我們製程使用的表面處理步驟,即使在表面是 Undoped AlGaN的結構下,還能得到不錯的歐姆接觸電阻。



4.2 閘極掘入蝕刻

4.2.1 蝕刻條件

> 實驗中所採用之蝕刻條件如表 4-1 所示, 蝕刻過程中藉量測汲極與 源極間之電壓對電流關係判斷是否已達設定之目標深度,圖 4-3 為使用 Cl2蝕刻之條件所量得電壓對電流關係圖,最大電流由未蝕刻前之82mA 在掘入蝕刻後降至76mA,電流降低幅度約為6mA,圖4-4為使用Cl2/Ar 蝕刻時所量得之電壓對電流關係圖,最大電流由未蝕刻前之76 mA經第 一次掘入蝕刻後降至 68 mA, 第二次蝕刻後電流再降至 59 mA, 總電流 降低幅度約為17 mA 🐋



4.2.2 C-V 量测

利用C-V量測可清楚看出實際蝕刻之深度,圖4-6為未經掘入蝕刻之 試片量得之載子分佈圖,二維電子氣peak位置位於表面以下 35nm處, 圖 4-7 為經Cl2偏壓 5 瓦蝕刻後量得之載子分佈圖,二維電子氣peak位 置在表面以下約 30nm處,可以此判斷經Cl2偏壓 5W 蝕刻 60 秒後 蝕刻深 度約為 50Å,故其蝕刻速率約為 50Å/min。圖 4-8 為經Cl₂/Ar偏壓 10 瓦 蝕刻 15 秒兩次後量得之載子分佈圖,二維電子氣peak位置在表面以下 約27nm處,可以此判斷經Cl2/Ar偏壓10W蝕刻共30秒後蝕刻深度約為 80Å,故其蝕刻速率約為160Å/min。

4.2.3 討論

將Cl2蝕刻與Cl2/Ar蝕刻所量得之電壓電流關係圖整理後可得

圖 4-5,可觀察到Cl2蝕刻電流降低幅度在第二次 20 秒蝕刻及第三次 20 秒蝕刻時均遠小於第一次蝕刻,而Cl2/Ar蝕刻則無此問題,由圖 2-4 之 蝕刻機制可解釋此一差異,電浆蝕刻時完整之程序為首先離子(ion) 受偏壓加速後撞擊基材表面,破壞原子鍵結後自由基(radical)與表 面原子進行反應後,經下一個離子轟擊基材表面時被打離表面,然後被 真空系統抽出,整個蝕刻過程中離子之功能有二^[1]:

(1) 利用離子轟擊破壞原子間之鍵結

AND REAL

(2) 清除蝕刻過程中之產生物

所以Cl2蝕刻時因無氫離子(Ar⁺)協助清除蝕刻過程中之產生物,導致往 下掘入一段距離後即因產生物之阻擋而影響蝕刻速率,Cl2/Ar蝕刻因有 Ar⁺離子之參與故無此問題可順利向下蝕刻。

由式 2-1 知臨界電壓與內件電位之和應與 2DEG 深度平方成正比,如 4-1 式所示,將實驗所得之通道深度與臨界電壓整理做圖後得 圖 4-9,大致符合理論描述之趨勢。

$$(Vt + Vbi) \propto W^2 \tag{4-1}$$

C12 flow (sccm)	50	50
Ar flow (sccm)	0	20
ICP power (W)	300	300
Bias power (₩)	5	10
Pressure (Pa)	2	2
Time (sec)	60	15x2
Etch rate (A/min)	~50	~160
Total current drop (mA)	~6mA	~17mA



圖 4-3 Cl₂ 5w 60sec I-V profile



圖 4-5 不同蝕刻條件下, 蝕刻時間對電流關係圖





圖 4-9 臨界電壓對通道深度之關係



4.3 据入蝕刻損傷評估 (recess etch damage evaluation)

圖 4-10 掘入蝕刻所產生損傷及因應

由圖 4-10 可看出會影響元件特性主要原因有兩項,一是surface trap, 另一則為etch damage,本節藉比較no recess sample、Cl₂ recessed sample與Cl₂/Ar recessed sample之元件特性來評估掘入蝕刻對元件之 影響。

實驗中no recess sample與Cl₂ recessed sample主要量測元件為 one finger閘極長度 1 μm, 閘極寬度 50 μm高頻元件, Cl₂/Ar recessed sample使用two finger 閘極長度 1 μm, 閘極寬度 25 μm高頻元件。 圖 4-11、圖 4-12 及圖 4-13 分別為no recess sample、Cl₂ recessed sample及Cl₂/Ar recessed sample之外部轉導(transconductance,Gm) 與臨界電壓(threshold voltage,Vth)關係圖, 掘入蝕刻前之臨界電 壓為-7V,經Cl₂偏壓 5W蝕刻 60 秒後,臨界電壓降至-6V。另外,經Cl₂/Ar 偏壓 10W 蝕刻 30 秒後臨界電壓降至-4V,顯現利用Cl₂/Ar 偏壓 10W 掘 入蝕刻可大幅度且有效的調整臨界電壓。而在外部轉導方面,no recess sample 之最大外部轉導達 117.8 mS/mm,Cl₂ recessed sample之最大 外部轉導下降至 89.6 mS/mm,Cl₂/Ar recessed sample之最大外部轉導 下降至 105 mS/mm可發現外部轉導有因蝕刻而衰減之現象。

圖 4-14、圖 4-15 及圖 4-16 分別為no recess sample、Cl₂ recessed sample及Cl₂/Ar recessed sample之family curve,比較後可看出no recess sample漏電流較大,這是因為由於晶片成長較不均勻致使元件 截止後電流仍會由緩衝層漏出,與蝕刻無關。另外no recess sample 在 $V_{GS}=1V$ 時之最大電流為 37mA, Cl₂ recessed sample在 $V_{GS}=1V$ 時之最大 電流為 36. 2mA, Cl₂/Ar recessed sample在 $V_{GS}=1V$ 時之最大 電流為 22. 55mA電流下降的主因為閘極偏壓對電流之比率也就是外部轉導在閘 極掘入蝕刻後衰減所致。

43

圖 4-17 為順向偏壓蕭特基接面特性圖,可看出掘入蝕刻後蕭特基接面 之導通電壓並沒有變化,但因蝕刻損傷(Etch damage)之影響導致導通 阻值隨掘入蝕刻程度上升。

圖 4-18 為逆向偏壓蕭特基接面漏電流, no recess sample在逆向 偏壓 30V時漏電流約為 10⁻⁶A, Cl₂ recessed sample在逆向偏壓 30V時漏 電流約為 4X10⁻⁶A, Cl₂/Ar recessed sample在逆向偏壓 30V時漏電流約 為 3X10⁻⁷A, 由此分佈並沒有觀察到蕭特基逆向偏壓漏電流與蝕刻之關 連性。

圖 4-19、圖 4-20 與圖 4-21 指出各試片之逆向偏壓蕭特基接面崩 潰電壓 (Vbk),由圖 4-18 no recess sample之逆向偏壓蕭特基接面, 在超出量測儀器HP4145 之量測範圍前並無觀察到崩潰現象之發生故其 崩潰電壓Vbk>100V。經過掘入蝕刻後,由圖 4-19 觀察到Cl₂ recessed sample之Vbk=85V,由圖 4-20 觀察到Cl₂/Ar recessed sample之Vbk=68V 顯示崩潰電壓隨著掘入蝕刻所造成之Etch damage增加而遞減^[2]。

4.3.3 current collapse

首先以圖 4-22 說明current collapse 之定義, collapse factor 意指相同Vgs偏壓之下,較低之Vds偏壓時之Idmax與高Vds偏壓時Idmax間之 差異電流^{[12] [13]}。

圖 4-22、圖 4-23 及圖 4-24 為各試片量測 current collapse 之結 果,由圖 4-22 觀察可發現即使是 no recess sample 也有 current collapse 之現象,顯示原始晶片表面即存在 surface traps,由蝕刻過 程導致的 surface traps 問題可經由圖 4-23 與圖 4-24 的觀察得到驗 證,隨著掘入蝕刻的深度增加 current collapse 也愈加嚴重。



4.3.4 討論

掘入蝕刻後雖然試片之臨界電壓如預期般改變,但元件之各項特性也受到影響,主要是來自兩項因素, surface trap 與 etch damage。

外部轉導由原本的no recess sample 的 117.8mS/mm衰減至Cl₂/Ar recessed sample的 105 mS/mm 及Cl₂ recessed sample的 89.6 mS/mm, 對於蝕刻所導致之外部轉導衰減主要有兩個原因,一是鄰近閘極的晶 片受蝕刻所致之surface trap導致載子濃度下降。如前所述,可經由 鈍化 (Passivation)來改善,另一原因則是位於閘極金屬下之蝕刻損 傷,這部分之影響可經由退火 (anneal)來改善^[2],外部轉導之衰減 連帶使得最大輸出電流減少。

而在蕭特基接面特性方面,雖然順向偏壓導通點(VF)均為1.3V 且逆向偏壓漏電流方面看不出掘入蝕刻所造成的影響,但在崩潰電壓 方面經過掘入蝕刻所造成之損傷確實造成崩潰電壓的下降,由 Vbk>100V經掘入蝕刻後隨著蝕刻程度的增加下降至 68V。

在 current collapse 方面 原始晶片表面即存在 surface trap 之問題,但在經過掘入蝕刻之後 surface trap 之影響更加明顯,不過 surface trap 之影響可望在經過鈍化處理後獲得解決,因為 current collapse 是因為 surface trap 所引發,所以可用 current collapse 之程度來判斷 surface trap 是否已消除。

46







圖 4-16 Cl₂/Ar 10w 30sec recessed sample family curve



圖 4-18 逆偏蕭特基漏電流特性



圖 4-20 Cl2 recessed sample逆向偏壓蕭特基接面崩潰電壓





4.4 鈍化處理 (Passivation) 後之元件特性

4.4.1 製程參數

Passivation之主要目的為消除晶片表面surface trap對元件特性 之影響,但 Passivation後將導致崩潰電壓Vbk的下降^[10],Passivation 主要是利用電漿增強化學氣相沉積(Plasma-Enhanced chemical vapor deposition;PECVD)在元件表面上沉積一層SiN膜,表 4-2為SiN沉積 製程所使用之製程參數。

A STATISTICS OF THE STATE OF TH		
RF power (W)	70	
Temperature (°C)	300	
Pressure (Pa)	100	
SiH ₄ flow(sccm)	20	
NH ₃ flow(sccm)	10	
N ₂ flow(sccm)	490	
Etch time (s)	30	
Refractive index	2.0	
Thickness (A)	1158	

表 4-2 PECVD 製程參數

4.4.2 Current collapse

圖 4-25 為Passivation後Cl² recessed sample之current collapse,與圖 4-23 比較可發現current collapse現象已大幅改善, 圖 4-26 為Cl²/Ar recessed sample經Passivation後之current collapse,與圖 4-24 比較後也可發現current collapse現象已大幅改 善,顯現Passivation已有效消除surface trap。

4.4.3 Device IV

圖 4-27、圖 4-28 與圖 4-29 分別為no recess sample、Cl₂ recessed sample及Cl₂/Ar recessed sample之外部轉導 (Gm) 與臨界電壓 (Vth) 關係圖,由圖 4-27、圖 4-28 與圖 4-29 可看出Passivation前後臨界電 壓並沒有任何改變, no recess sample Vth=-7V, Cl₂ recessed sample Vth=-6V, Cl₂/Ar recessed sample Vth=-4V。

由圖 4-27 與圖 4-11 比較 no recess sample 最大外部轉導由 117 mS/mm增加至 125 mS/mm。由圖 4-28 與圖 4-12 比較Cl₂ recessed sample最大外部轉導由 89.6 mS/mm增加至 119 mS/mm,由圖 4-29 與圖 4-13 比較Cl₂ /A r recessed sample最大外部轉導由 105 mS/mm增加至 112 mS/mm。

圖 4-30 為passivation後no recess sample family curve, V_{GS}=1V 時最大通道電流 29mA,單位閘極寬度電流之電流密度為 580mA/mm。圖 4-31 為passivation後Cl₂ recessed sample family curve, V_{GS}=1V時 最大通道電流 32mA,單位閘極寬度電流之電流密度為 640mA/mm。圖 4-32 為passivation後Cl₂/Ar recessed sample family curve, V_{GS}=1V時最 大通道電流 20.55mA,單位閘極寬度電流之電流密度為 640mA/mm。通道 電流之衰減顯示etch damage仍影響外部轉導之大小。

4.4.4 Schottky IV

圖 4-33 為 passivation 後之順向偏壓蕭特基接面特性圖,順向導通電壓維持在 1.3V,順向導通電阻在 passivation 後有明顯減少之跡象但未完全恢復。

圖 4-34 為passivation後逆向偏壓蕭特基接面漏電流, no recess sample在逆向偏壓 30V時漏電流約為 5X10⁻⁵A, Cl₂ recessed sample在 逆向偏壓 30V時漏電流約為 10⁻⁴A, Cl₂/Ar recessed sample在逆向偏壓 30V時漏電流約為 10⁻⁵A, 在passivation後蕭特基逆偏漏電流均增加。

圖 4-35 為passivation後no recess sample逆向偏壓蕭特基接面崩 潰電壓,Vbk=94V。圖 4-36 為passivation後Cl₂ recessed sample逆向 偏壓蕭特基接面崩潰電壓,Vbk=77V。圖 4-37 為passivation後Cl₂/Ar recessed sample逆向偏壓蕭特基接面崩潰電壓,Vbk=61V。

4.4.5 高頻特性

圖 4-38 為no recess sample扣除金屬襯墊輸出電容影響之高頻特性,本試片之ft為 7.5GHz,fmax為 13GHz。圖 4-39 為Cl2 recessed sample 扣除金屬襯墊輸出電容影響之高頻特性,本試片之ft為 11GHz,fmax為 17GHz。圖 4-40 為Cl2/Ar recessed sample扣除金屬襯墊輸出電容影響 之高頻特性,本試片之ft為 9GHz,fmax為 12.5GHz。

4.4.6 討論

Passivation後,由current collapse的改善可確知surface trap 大 致已消除,雖然SiN deposition其間曾加熱至 300℃,但並未發生 threshold voltage shift,Vth仍維持不變。外部轉導雖有增加至與未掘 入蝕刻前相同水準之大小,但因閘極掘入蝕刻理應獲得外部轉導之增加, 故判斷應是閘極金屬底部之etch damage所致。

由順偏蕭特基來看導通電阻的縮減但未回復成為蝕刻前,顯示閘極金 屬底部之 etch damage 在 Passivation 後雖然有部分減少,仍有極大部 分存在。

由元件的高頻特性量測結果來看,並沒有觀察到掘入蝕刻所造成之影響。表 4-3 為利用 passivation 消除 surface trap 前後元件特性比較 表,進一步的特性改善則需退火 (annealing) 來達成 etch damage recovery。







外部轉導



圖 4-30 Passivation 後 no recess sample family curve



curve



圖 4-34 Passivation 後之逆偏蕭特基漏電流特性



圖 4-35 Passivation 後 no recess sample 逆向偏壓蕭特基



圖 4-36 Passivation後Cl2 recessed sample逆向偏壓蕭特

基接面崩潰電壓



