國立交通大學

物理研究所

碩士論文

以表面電位顯微鏡觀測金屬-氧化層-半導體能帶 The Band Structure of Metal-Oxide-Semiconductor Measured by Kelvin Probe Force Microscopy

研究生: 黃乾庭

指導教授:林登松 教授

中華民國九十五年七月

以表面電位顯微鏡觀測金屬-氧化層-半導體能帶

學生:黃乾庭

指導老師:林登松教授

國立交通大學物理研究所碩士班

摘要

表面電位顯微鏡在偵測半導體元件之特性已經有很多的研究,因為它具有低破壞性,高解析度,操作方便等諸多優點。藉由量測表面電位顯微鏡探針與半導體表面的接觸電位差(contact potential difference),可以清楚的判定元件上各材質的分佈位置。

本論文是探討 MOS 元件在奈米解析度下的二維電位分佈。為了觀測金屬、 氧化層、半導體之間的電位,首先要將樣品劈開,量測樣品的剖面。我們試了許 多劈開樣品的方式,最後發現在 Si(100)晶片上以與[110]平行或垂直的方向劈 開,可得到較平坦的剖面;在 Si(111)晶片上則要以與[1-10]夾 30 度或 60 度方向 劈開,得到較平坦的剖面。由表面電位顯微鏡得到 MOS 元件剖面的表面電位圖, 可清楚的定位元件上金屬、氧化層、半導體的位置。基於此,在 MOS 元件金屬 上外加一可變偏壓,可得金屬、氧化層、半導體隨外加偏壓改變的電位變化圖。 由此圖,可直接觀察出 MOS 元件的平帶電壓(flat-band voltage)、臨界電壓 (threshold voltage)、空乏區寬度大小(depletion region)等一些特性。

The Band Structure of Metal-Oxide-Semiconductor Measured by Kelvin Probe Force Microscopy

Student : Chiang-Ting Huang

Advisor : Deng-Sung Lin

Institute of Physics National Chiao Tung University

Abstract

Many researches have being conducted using Kelvin probe force microscopy (KFM) on semiconductor devices, because of its less destructive nature, high resolution quality, and easy-to-control advantages. By measuring the contact potential difference between the surface potential microscopy probe and the semiconductor surface, we can clearly distinct between the boundaries of the materials made up the device.

In this report, we will discuss the metal-oxide-semiconductor (MOS) device on nano scale resolutions, and its potential distributions in two-dimensions (2D). To observe the potentials between the metal, oxide, and semiconductors, we need to slice through a sample, and do the measurements on its cross sectional surface. We tried many ways of cutting the samples, finally find the best way of cutting the sample; with Si(100) on the [110] direction, cutting horizontally and vertically will end up with more flatter cross sectional surface; with the Si(111) sample, we need to cut it in 30 degrees or 60 degrees, along the [1,-1,0] direction, to get a flatter surface. The potential distribution obtained from the surface potential microscope on MOS device clearly shows the regions of the metal, oxide, and semiconductors of the device. Base on that, by adding external bias voltages on the device will give the potential changes on the metal, oxide, and semiconductors with respect to the voltage applied. From this, we can directly examine the characteristics such as the flat-band voltage, threshold voltage, and the depletion regions of the MOS device.

誌 謝

研究所兩年生活很快,腦中依稀存在一年級懵懵懂懂的臉孔,沒想到真的輪 到我畢業了。這兩年來學到了不少東西,也領悟許多求學的態度與方法,是學生 時代的一個美好回憶。首先要感謝我的指導教授林登松老師兩年來的指導,老師 認真嚴謹的態度一直是我效法的對象,同時也讓我學習到了處理事情的多方思考 邏輯,一生受用無窮。謝謝實驗室鎧銘學長在我徬惶不知所措時,及時給我新的 想法與意見,我想未來我們仍然是好夥伴;感謝世鑫學長在實驗上的幫助,每次 樣品的準備都要麻煩到你,謝謝!;感謝明峰學長在我挑燈夜戰時,給予我許多 寶貴的意見;謝謝一起奮鬥的仁陽、依亭、閔光,有了你們的鼓勵與陪伴才有今 天的我;謝謝實驗室學妹在實驗時給予的幫忙;謝謝字強學長、紹奇,沒有你們 就沒有我最後的樣品;還要謝謝孟心飛老師與林聖迪老師在論文口試時所給予的 指導。最後,我要感謝一路支持我的家人,感謝弟弟郁文陪我度過這兩年,不論 精神上或學術上給我鼓勵與幫助;感謝爸爸媽媽這兩年來默默的支持,是我精神 上最大的泉源,讓我能順利完成此學業。謝謝大家!!

僅以此論文獻給我摯愛的父母

目錄

中文摘要	I
英文摘要	II
誌謝	
目錄	IV

第一章 緒論	01
1.1 研究動機	01
1.2 金屬-氧化層-半導體電容器(MOS)	02
1.2.1 功函數差	02
1.2.2 MOS 能帶與外加偏壓的關係	03
1.2.3 平帶電壓(flat-band voltage)	05
1.2.4 臨界電壓(threshold voltage)	06
1.3 相關文獻	08
1.3.1 以電容偵測器量測氧化層上的捕捉電荷(Trapped charge)	08
1.3.2 表面電位顯微鏡的應用	10

第二章	實驗儀器與原理	13
2.1 原子力	顯微鏡(Atomic Force Microscopy,AFM)	13
2.1.1 AFN	1 基本介紹	13
2.1.2 回饋	資系統與影像產生原理	15
2.2 表面電	位 顯微鏡(Kelvin Probe Force Microscopy,KFM)	18
2.2.1 表面	f電位顯微鏡原理	18

2.2.2 表面電位顯微鏡之操作架構	
2.3 原子力顯微鏡儀器簡介	

第三章 樣品準備與實驗裝置	26
3.1 樣品的製程	26
3.2 切割樣品	27
3.2.1 樣品的劈開方式	27
3.2.2 樣品劈開後的表面形貌	
3.2.2 Si(100), Si(111)與 GaAs(100)的劈開心得	29
3.3 實驗裝置	30

第四章 實驗結果與分析	32
4.1 表面形貌(Topography)與表面電位差(CPD)之關係	32
4.2 MOS 元件 CPD 圖	34
4.2.1 樣品(A)Ti – SiO2- P-type silicon	
4.2.2 樣品(B) Ti-SiO2-n type Si ;(C) Al-SiO2-p type Si;	(D) Al-SiO2-n type
Si	
4.2.3 計算氧化層總有效電荷	40
4.3 MOS 元件加偏壓後的 CPD 圖	42
4.4 MOS 元件的電場分佈圖	54

第五章 結論	56
--------	----

附錄一	以 KFM 量側 InAs/GaAs QDs	59
附錄二	以 KFM 量側 p-i-n 雷射	61
參考文獻		63

第一章 緒論

1.1 研究動機

金屬-氧化層-半導體(Metal-Oxide-Semiconductor,MOS,金氧半)在半導體元件物理中佔有極重要地位,更為先進積體電路中最重要之金氧半場效電晶體(MOSFET)的樞紐。近年來,積體電路製程發展的目標是將元件尺寸縮小至奈米尺寸,隨之而來的問題有:閘極(Gate),源極(Source),汲極(Drain)所值入載子濃度大小;高溫退火(annealing)雜質擴散造成的污染;氧化層與半導體介面態(surface state)影響等等...,皆會影響元件運作的穩定與特性。因此希望能有一種直觀的工具來偵測元件運作時的實際情況。

目前應用於量測MOS元件的工具大致有下列幾項:以高頻電容偵測器量測 氧化層厚度[1];利用展阻測量(Spreading Resistance Profiling, SRP)及二次離子 質譜儀(Secondary Ion Mass Spectrometer, SIMS)偵測半導體雜質濃度;以電容偵 測器量測氧化層總有效電荷[2][3];利用掃描電容顯微鏡(Scanning Capacitance Microscopy)直接觀測MOSFET元件上閘極、源極、汲極、氧化層的相對位置[4] 等等。

上述量測或觀察 MOS 元件的方法,有些是用來量測 MOS 元件製程的特性; 有些是直接觀察元件上材質的分佈,並無利用表面電位顯微鏡(Kelvin probe force microscopy, KFM)觀測外加偏壓的 MOS 元件電位。因此,我們想利用 KFM 觀 測 MOS 元件剖面,一方面可觀察氧化層-半導體之間的表面態;另一方面在金屬 與半導體間外加一偏壓,簡單的模擬 MOS 元件: 閘極-二氧化砂-砂運作時之間 的能帶變化,從其中發現一些有趣的物理現象。

1

1.2 金屬-氧化層-半導體電容器

金屬-氧化層-半導體的表面結構是金氧半場效電晶體的基礎,其結構圖如圖 1.1,我們把它視為一電容器。氧化層其實可採用任何一種絕緣層,但由於二氧化矽與矽半導體的表面結構有許多優良的特性,因此我們以二氧化矽為代表。



圖 1.1 金屬-氧化層-半導體 電容器。



1.2.1 功函數差

金屬,二氧化砂,p型砂半導體的能帶圖如圖 1.2(a)。其中,金屬的功函數 ϕ_m 是將電子由費米能階移出金屬外到達真空能階所需的能量。在 MOS 結構中,如 圖二(b),我們必須採用修正的金屬-氧化層功函數 ϕ_m 。 $q\phi_m$ 是電子從金屬費米能 階到氧化層導帶的能量,相同的, $q\phi_s$ 是電子從矽半導體的費米能階到氧化層導 帶的能量。

因此我們定義金屬與半導體在 MOS 結構下的功函數差 ϕ_m , 為:

$$\phi_B = V_t \ln\left(\frac{N_a}{n_i}\right)$$

其中 $q\chi'$ 是修正後砂的電子親合力, $q\phi_B$ 則爲費米能階與基板本質能階的能量

差。若為 n 型半導體則(1)式 ϕ_B 改為 – ϕ_B



(a)接觸前

(b)接觸後

圖 1.2 金屬-氧化層-p-type Si 能帶圖

1.2.2 MOS 能帶與外加偏壓的關係

以p型砂半導體為例,當我們外加負偏壓Vg<0 於金屬時,金屬的靜電位相對 於半導體的電子電位即較低,因此,金屬的電子位能將被抬升至原本費米能階上 方eV處。由於功函數不會因外加偏壓而改變,所以金屬費米能階往上抬升將會 造成氧化層能帶傾斜角度的改變。以圖 1.2(b)例子來說,當外加小幅負偏壓時, 金屬的費米能階往上抬升,如圖 1.3(a),氧化層能帶傾斜角度變小,半導體與氧 化層接面處(interface)能帶往下彎曲幅度也變小。當外加負偏壓增大,金屬費米 能階持續往上抬升,如圖 1.3(b)半導體與氧化層介面(interface)能帶彎曲方向變成 往上,氧化層能帶傾斜方向也相反。

3



(a)外加負偏壓

(b)負偏壓增大(堆積 accumulation)

就p型半導體來說,當一負偏壓加在金屬上時,半導體與氧化層介面(interface) 將感應出超量的正載子(電洞),此時,接近半導體表面的能帶將會往上彎曲,見 圖 1.3(b)。由我們已知半導體內的載子密度與能差 *E_i* – *E_{fi}* 成指數關係,即

$$p_p = n_i e^{(E_{ii} - E_f)/kT}$$
....(2)

半導體表面能帶向上彎曲,使得 $E_{f} - E_{t}$ 變大,半導體與氧化層接面處電洞濃度 提升,形成電洞聚積,此種情況稱之爲聚積(accumulation)。

當外加一小量正偏壓Vg>0 於金屬上時,金屬的正電壓吸引一些負電荷到半 導體與氧化層的介面上,造成p型半導體上電洞濃度相對的減少,能帶向下彎曲, 而多數載子(電洞)形成空乏,此種情況稱之為空乏(depletion),如圖 1.4(a)。空乏 區的寬度可由下式表示:

其中 ε_s 為半導體的介電常數, φ_s 為半導體表面電位與半導體內部電位之差, N_a 是半導體載子濃度。

當外加一更大的正偏壓時,能帶向下彎曲愈大。倘若基板的本質能階*E_f*向 下彎曲越過費米能階,圖 1.4(b),此時正電壓的金屬吸引著超量的負電荷,

圖 1.3 金屬外加負偏壓

 $E_{fi} - E_f < 0$,則由

我們可知在半導體與氧化層介面上,電子濃度 n_p 大於本質濃度 n_i ,亦大於電洞 濃度 p_p ,即在介面處產生電子累積現象,形成所謂的n通道,此情況稱爲反轉 (inversion)。



1.2.3 平帶電壓(Flat-Band voltage)

如圖 1.2(b),無加偏的 MOS 元件平衡時半導體接近氧化層的能帶會有彎曲 的現象,所謂平帶電壓就是外加一偏壓抵銷此能帶彎曲。此時,金屬半導體與氧 化層之間並無任何的感應電荷。

影響平帶電壓的因素除了金屬與半導體的功函數差以外,尙有一些存於氧化 層的電荷或由氧化層與半導體之介面態所產生的電荷。大致來說有以下幾種:(1) 氧化層固定電荷 Q_f (fixed oxide charge)(2)氧化層捕獲電荷 Q_{ot} (oxide trapped charge)(3)移動離子電荷 Q_m (mobile ion charge)(4)介面捕獲電荷 Q_{it} (interface trapped charge)。一般來說這些電荷總和是正電荷,在半導體會感應負電荷,平 帶電壓可由下式表示:

其中 Q_o 代表氧化層中的總有效電荷, $C_{ox} = \frac{\mathcal{E}_{ox}}{d_{ox}}$ 表示氧化層的電容。

1.2.4 臨界電壓(Threshold voltage)

由圖 1.4(a), p 型半導體情況下, 金屬外加一正偏壓時, 存於半導體的多數 載子(電洞)將被排斥, 在半導體與氧化層介面附近形成一空乏區, 空乏區的寬度 隨著外加正偏壓的增加而增加。當反轉剛開始的時候, 能帶向下彎曲為 $e\phi_B$, $\varphi_s = \phi_B$ 。等到正偏壓增大到使半導體表面電子與內部的電洞濃度相當時, 能帶 又繼續向下彎曲了 $e\phi_B$, 此時 $\varphi_s = 2\phi_B$, 此正偏壓稱為臨界電壓(Threshold voltage)。空乏區的寬度有最大值: 由(3)式

此時 MOS 元件上的電荷分布如圖 1.5,其中

 $Q_d = -eN_aW_{\text{max}}$, $Q_{mT} + Q_o = |Q_d|$(7)



圖 1.5 外加偏壓達臨界偏壓時的電荷分佈圖。

又正向偏壓
$$V_G = V_{ox} + \varphi_s + \phi_{ms}$$
, $V_{ox} = \frac{Q_{mT}}{C_{ox}}$

可推得臨界電壓 V_T :



1.3 相關文獻

此節首先介紹文獻中量測 MOS 元件的方法與量測的特性,接著介紹 KFM 在半導體元件上的應用。本實驗則是以 KFM 為工具,試著量出並解釋 MOS 元 件的一些特性。

1.3.1 以電容偵測器量測氧化層上的捕捉電荷(Trapped charge)

H. C. Casey等[2],驗證離子晶格的GaN在介面上比共價晶格的GaAs有較小的表面態。他們的樣品製作方式是:藍寶石(sapphire)基板上,以 600⁰C長 19nm的GaN,增加溫度至 1050⁰C,再以 2.5 µm / h 的速度沉澱 1.2 µm 的GaN。然後 300⁰C的溫度下,在GaN上長一層SiO2,最後再鍍 200nm的鋁薄膜當閘極。以電容偵測器量出電容與閘極電壓之間的關係圖,見圖 1.6。



圖 1.6 C-V 曲線(本圖取自 Appl. Phys. Lett. 68,1850(1996))

由圖 1.6 得知 V_{FB} = -2.35v,帶入 1.2.3 (5)式

$$V_{FB} = \phi_{ms} - \frac{Q_o}{C_{ox}}$$

得氧化層總有效電荷 $Q_0 = 8.9 \times 10^{11} cm^{-2}$

K.A. Abdulla等[3],是探討製程溫度對表面態的影響。樣品製作方式為: Si(100)基板上以不同溫度(200 and 600[°]C)長GaN薄膜,在自然的情況下GaN薄膜 上會形成小於 5nm的氧化層。氧化層在製程上有幾個重要的角色,例如:鈍化半 導體表面;讓半導體能選擇區域參雜雜質;為半導體元件絕緣的材料;保護半導 體元件免於環境的污染....等等。接著在氧化層上鍍鋁薄膜當閘級,以電容偵測 器偵測MOS元件的C-V圖,如圖 1.7。由圖 1.7 C-V曲線,得知 200[°]C製程的樣品 平帶電壓(flat band voltage)與臨界電壓(threshold voltage)為 1.72v和-4.95v;600[°]C 製程的樣品平帶電壓與臨界電壓為-0.65v和-4.01v。在由 1.2.3 (5)式:

$$V_{FB} = \phi_{ms} - \frac{Q_o}{C_{or}}$$

求出氧化層的總有效電荷,結果為 200° C製程的樣品 $Q_{\circ} = 2.72 \times 10^{10} cm^{-2}$; 600° C製程的樣品 $Q_{\circ} = 2.82 \times 10^{10} cm^{-2} \circ 可發現低溫成長的GaN具較小的氧化層總$ 有效電荷。



圖 1.7 以GaN當半導體製成的MOS元件之電容-電壓圖(a)GaN成長溫度 200⁶C(b)600⁶C(本圖取自Microelectronic Engineering 81,201(2005))

1.3.2 表面電位顯微鏡的應用

表面電位顯微鏡主要是利用材質間的功函數(work function)差異,量出各材 質與探針的功函數差,判斷其在元件上的分佈。O. Douheret 等[5]利用此特性作 了以下的實驗:以 KFM 觀察 cross-sectional 的 InGaAs/InP QWs。圖 1.8(a)兩條 比較亮的即是 InGaAs 量子井,其中 QW1 寬度 20nm;QW2 寬度 5nm。周圍較 暗的即是 InP。由圖 1.8(b)可看出 InGaAs 與 InP 的 CPD 差為 230mV。



圖 1.8 用 KFM 所量測的 InGaAs/InP QW 圖中有兩個 QWs(a)是 CPD 圖 (Δ*CP* = 230*mV*)(b)是取單一條的電位圖。(本圖取自 Appl. Phys. Lett. 85,5245(2004))

我們也針對這個特性,作了 InAs/GaAs QDs 的 CPD 量測,見附錄一。

除了儀器直接量測的 CPD 圖外,把量到的 CPD 曲線對掃描位置 x 軸作一次 維分,得到電場對掃描位置的相對圖。利用電場的分佈來探討各材質的分佈位置 也是一個很有效的工具,此方法可以明顯的看出材質與材質的交接面。F. Ronin 等[6]以 KFM 來量測 p-i-n 雷射,所使用的樣品為 n-doped InP substrate; intrinsic InGaAsP 220nm; p-doped InP,把樣品剖開其地勢高低圖見圖 1.9。 圖 1.10 是量 測的 CPD 圖,由圖(a)可發現 n 的電位比 p 的電位高了 600mV,i 的區域並不明 顯。圖 1.10(b)是沿 A-A"作電位對位置的一次微分得到電場分佈圖,此圖有 peak 的地方即是材質間的交接面,可明顯的看出中間有兩個 peak, peak 與 peak 間 220nm 即是 intrinsic InGaAsP。此方法是利用各材質的電位曲率不同判斷出交接 面。



圖 1.9 AFM 量測樣品 p-i-n laser 的地勢高低圖(本圖取自 Appl. Phys. Lett.

600 mV (a) A A' 2 V/μm (b)

圖 1.10 用 KFM 量測 p-i-n 雷射的 CPD 圖(a)電位圖(b)由位置 A~A"的電場圖。(本

圖取自 Appl. Phys. Lett. 76,2907(2000))

76,2907(2000))

我們也有針對此特性,作不同材質 p-i-n 雷射的量測,見附錄二。

接著, R. Shikler 等[7]以 KFM 量測作用中的 p-n 二極體。即是在樣品正反面 鍍金屬薄膜當電極,改變外加偏壓且同時量測 CPD 的變化。實驗方法如圖 1.11, 實驗結果如圖 1.12。很明顯的看到 CPD 值隨外加偏壓改變而升降,利用此種特 性,可以觀測許多的物理現象。例如,圖 1.12 外加偏壓為 1.66v 時,n 與 p 的電 位近乎相同,可知 1.66v 即是 p-n 二極體的自建電位差(built-in potential)與表面態 的總合。自建電位差可由理論計算求出,即可得到因表面態所影響的電位值。



圖 1.11 以 KFM 量測外加偏壓的 p-n 二極體(本圖取自 J. Appl. Phys. 86,107(1999))



圖 1.12 p-n 二極體在外加九個不同偏壓時的電位分佈圖(本圖取自 J. Appl. Phys. 86,107(1999))

第二章 實驗儀器

2.1 原子力顯微鏡(Atomic Force Microscopy, AFM)

2.1.1 AFM 基本介紹

自 1986 年 G. Binnig, C.F. Quate 和 C. Gerber 發明掃描探針顯微術後, 一系列的掃描技術就陸續衍生出來, 原子力顯微鏡(Atomic Force Microscopy, AFM) 即是其中的一種。AFM 是以探針原子與表面原子間的交互作用力來量測表面特 性。在實驗操作時,通常是保持一定作用力的大小, 使探針與表面的間距固定。 如此一來, 掃描時, 利用掃描器垂直微調能力和回饋電路, 所記錄的探針移動高 度即為樣品表面的地勢高低(topography)。

AFM 的微小探針通常是黏附在懸臂上,當探針尖端與樣品表面接近時,因 力場而產生作用力,造成懸臂的彎曲。此彎曲量 x 可由雷射聚焦在懸臂頂端後, 反射至光偵測器(PSPD),再由 PSPD 接收到的雷射光點位置變化換算成表面與探 針間的作用力 F=kx,如圖一所示。



圖 2.1 AFM 雷射光反射途徑與光偵測器。雷射光經懸臂反射至光偵測器上。

依操作模式可分為

(a)接觸式(Contact Mode)

當探針與表面相當接近時(大約幾埃的距離),探針所感受到的是排斥力(如圖二),此為接觸模式。接觸模式下,探針直接接觸到樣品表面並使懸臂稍微彎曲, 我們只要利用回饋電路固定此彎曲量,便可得到表面的高低起伏。

(b)非接觸式(Non-contact Mode)

探針與表面維持一固定的距離(數十到數百埃),利用探針尖端原子與樣品表面 原子之間的長程吸引力(凡德瓦爾力)來運作。凡德瓦爾力對距離變化的敏感度很 小,所以必須使用調變技術來增強訊號雜訊比。雖然此方法解析度並沒有接觸式 的好,但卻改進了接觸式可能刮傷樣品或是損傷探針的缺點。

(c)輕敲式(Tapping Mode)

輕敲式是介於接觸與非接觸之間的模式,解析度比非接觸式好,又較接觸式不 會傷害樣品表面。其原理是較非接觸式靠近表面,且加大振幅,使探針在震盪至 波谷時輕敲樣品,由於樣品表面的高低起伏,使懸臂振幅改變,再利用回饋裝置 取得樣品高度影像。

a stille



圖 2.2 樣品表面與探針針尖之間的交互作用力圖。當樣品與針尖相距約幾埃的距離,懸臂受力為排斥力,此為接觸模式;當樣品與針尖距離數十到數百埃時,懸 臂受力為吸引力,此為非接觸式。

2.1.2 回饋系統與影像產生原理

本實驗是以輕敲式(Tapping Mode)為主,以下詳細介紹輕敲式的影像產生原理。探針遠離表面作自由震盪時,有一自然共振頻率 ω_0 ,在此 ω_0 下振幅有極大値。操作時探針被一震盪器驅動,並以一略小於 ω_0 的頻率 ω 作震盪(如圖 2.3: $\omega = 259.72kH_z$),由簡單的模型可知 $\omega = \sqrt{\frac{k^*}{m^*}}$ 。探針靠近表面因作用力的關係使 k^* 改變。若作用力為吸引力則 k^* 變小, ω 也跟著變小;相反的,若作用力為斥力則 k^* 和 ω 皆變大。

如圖 2.4,當探針接近表面並產生吸引力時,頻率曲線往左移,ω₀左側的 頻率ω所對應到的振幅値隨之變大。因此只要控制此ΔA 保持固定,即可使探針 和表面保持固定的吸引力,再藉由回饋系統,便可得到表面的形貌。



圖 2.3 懸臂振幅、相位與驅動頻率的關係圖。驅動器以ω頻率震盪時,探針的響應頻率為 259.72kHz,此時振幅有最大值,相位為0度。(本圖取自 D3100 Manual)



圖 2.4 探針頻率曲線圖(本圖取自 D3100 Manual)

接下來介紹,如何偵測懸臂產生的微小位移。

光偵測器通常分為四部份,當雷射光反射至光偵測器時,藉由比較光在各區 域的強度,即可以精確的量出懸臂的位移。以圖 1.1 為例,當懸臂有 z 方向位移 時,雷射光點將會上下移動,此位移量可由(A+B)-(C+D)的訊號獲得;當懸臂有 t 方向的位移時,雷射光點會左右移動,位移量則由(A+D)-(B+C)的訊號獲得,其 中 A+B+C+D 的值是保持不變的。

光偵測器(PSPD)在接收到訊號差値後,將訊號值傳至鎖相放大器,鎖相放大器濾出其與原先驅動懸臂震盪相同頻率的 AC 值,經過一 AC/DC 轉換器,輸出 一 DC 值,接著此 DC 值將與我們所設定的 set point 值產生一誤差值,此誤差 值將會送到 Z Piezo 作回饋控制。藉由 Z 軸的起伏,使懸臂震盪振幅保持一定, 將可得到樣品的高度變化圖,整個線路如圖 2.5。

16



圖 2.5 AFM 線路圖(本圖取自 D3100 Manual)



2.2 表面電位顯微鏡(Kelvin probe force microscopy, KFM)

表面電位顯微鏡(KFM)是原子力顯微鏡(AFM)的一個應用。偵測時分為兩個 步驟。第一步驟是上一節所提到的:量測樣品表面的地勢高低;第二步驟是:探 針依據表面的地勢高低同時抬高一定的距離(如圖 2.6),再利用外加的 AC 和 DC 電壓與回饋的裝置,測量出探針與樣品表面的表面電位差,以下是詳細的介紹。

2.2.1 表面電位顯微鏡原理

產生靜電力的基本架構是:探針-空氣-樣品表面,把它當成一平行電容板的 模型。平行電容板的 energy U 為:

其中ΔV 是探針與樣品表面的電位差,C 為探針與樣品之間的電容值。探針與樣品之間電容力與距離 z 的關係可表示為:

探針與樣品表面的電位差包含 AC 和 DC 項

$$\Delta V = \Delta V_{dc} + \Delta V_{ac} \sin \omega_1 t \dots (3)$$

其中。4是我們所給交流電壓的頻率,將(3)式帶入(2)式,可得:

$$F(z) = -\frac{1}{2} \frac{\partial C}{\partial z} (\Delta V_{dc} + \Delta V_{ac} \sin \omega_{1} t)^{2}$$

$$= -\frac{1}{2} \frac{\partial C}{\partial z} \{\Delta V_{dc}^{2} + 2\Delta V_{dc} \Delta V_{ac} \sin \omega_{1} t + \Delta V_{ac}^{2} (\sin \omega_{1} t)^{2}\}$$

$$= -\frac{1}{2} \frac{\partial C}{\partial z} (\Delta V_{dc}^{2} + \frac{1}{2} \Delta V_{ac} - \frac{1}{2} \Delta V_{ac}^{2} \cos 2\omega_{1} t + 2\Delta V_{dc} \Delta V_{ac} \sin \omega_{1} t)$$

$$= -\frac{1}{2} \frac{\partial C}{\partial z} (\Delta V_{dc}^{2} + \frac{1}{2} \Delta V_{ac}^{2}) - \frac{\partial C}{\partial z} \Delta V_{dc} \Delta V_{ac} \sin \omega_{1} t + \frac{1}{4} \frac{\partial C}{\partial z} \Delta V_{ac}^{2} \cos 2\omega_{1} t$$

上式,電容力由三項組合而成。(A)與交流頻率無關,(B)與交流頻率ω₁有關,(C) 與兩倍的交流頻率2ω₁有關。

表面電位顯微鏡與(B)項有關,利用鎖相放大器濾出*ω*₁項的訊號值,懸臂的振幅關係式為:

其中 ΔV_{dc} 是探針與樣品的表面電位差,用 V_{CPD} 來表示 ΔV_{dc} 。

因此我們只要利用回饋電路,加一直流電壓 V_{ext} 於探針上,使得後來的 CPD 値 $V^{P}_{CPD} = 0$,A即等於零。記錄 V_{ext} 即可得到探針與樣品的表面電位差,關係式如下:



因此我們儀器所量到的值Vert是探針的功函數減去樣品的功函數。

2.2.2 表面電位顯微鏡之操作架構

本實驗所使用的儀器,在量測表面電位時,是以Lift Mode 的形式(如圖 2.6)。 Lift Mode 包含以下幾個步驟。

首先,懸臂經由一震盪器產生接近自然共振頻率 ω 的震動,量測樣品表面地勢。接著,關閉作用於懸臂的回饋系統,並將懸臂檯高一固定的距離d,依照先前所記錄的地勢高低行走,此時樣品與探針的距離皆保持固定d。同時,在懸臂上外加一交流電壓 $V_{\alpha c} \sin \omega_1 t$ (本實驗所使用的儀器,外加交流電壓的頻率 ω_1 與 ω 是相同的)與直流電壓 V_{ext} ,整個系統如圖 2.7。



勢抬高依固定距離。(本圖取自 D3100 Manual)



圖 2.7 KFM 的線路圖。如同 2.2.1 節(4)式,鎖定 ω_1 項的訊號,振幅的關係式 $A = -\frac{\partial C}{\partial z} \Delta V_{dc} \Delta V_{ac}$ 此時探針與樣品的 DC 電壓差為原本的 ΔV_{dc} 再加上外加的直 流電壓 V_{ext} ,調整 V_{ext} 使得 A=0,記錄 V_{ext} 我們即可得到樣品與探針的接觸電位差 (Contact Potential Difference)。(本圖取自 D3100 Manual)



2.3 原子力顯微鏡儀器簡介

本實驗所使用的原子力顯微鏡機台為Digital Instruments的Dimension[™] 3100。在組成上可分為四個架構: (a)NanoScope Ⅲa Controller (b)Dimension 3100 Controller (c)Computer (d)Dimension 3100 SPM,如圖 2.8 所示



(c) Computer

圖 2.8 D3100 的基本組成(本圖取自 D3100 Manual)

其中(a) NanoScope Ⅲ a Controller 主要是控制顯微鏡掃描,(b) Dimension 3100 Controller 主要是控制機台真空、空氣補給和光學照明,(c)Computer 主要是用來 連接各機台,與軟體的控制,(d) Dimension 3100 SPM 是整個儀器的主體,將於 下述詳細介紹。



Preamp Board

Preamp Board 包含一個電流放大器,提供光偵測器與雷射光電源。且提供一 電壓±12 v 來控制電流在一個安全的範圍。

Laser Diode Stage

雷射二極體發光後經由聚焦射到下方探針的懸臂,圖 2.9 上方的兩顆調節紐 即是控制發光二極體位置的 X 與 Y 方向,使得雷射光精準的打到探針懸臂背面 所鍍的反射面上。

Adjustable Detector Mirror

雷射光打到懸臂後反射至一可調整的鏡子上,圖 2.9 左方的兩顆調節紐即是 調節鏡子的角度,使的雷射光能反射至光偵測器的中心點。

Photodetector

雷射光反射的終點是四個正方形的光偵測器,如圖 2.10,此四個光偵測器將 會隨著不同的量測模式,轉換不同的訊號。在所有的模式中,四個偵測器所接收 的總光強度是固定的。上兩個光偵測器與下兩個光偵測器所接受到光強度値的差 值是反應懸臂上下震盪,為 Contact mode 所直接使用的。若把此差值再輸入一 RMS 轉換器,則可轉換成 Tapping mode 所需要的訊號。相同的,左邊兩個光偵 測器與右邊兩個光偵測器所接收到的光強度差值,是反應懸臂所受的扭力,通常 使用在 Later Force Microscopy 上。



圖 2.10 四個矩形的光偵測器,與其反應的訊號(本圖取自 D3100 Manual)

Scanner Piezo Tube

位於 Dimension SPM Head 的掃描器是由 5 片陶瓷壓電材料作成,如圖 2.11, 其中兩片控制 X 方向,兩片控制 Y 方向,最下方一片圓柱狀的則是控制 Z 方向。 各方向所能最大延伸的範圍如表 2.1。



圖 2.11 位於 Dimension SPM Head 的掃描器(本圖取自 D3100 Manual)

Approximate scan size			
X-axis	90 <i>µm</i>		
Y-axis	90 <i>µm</i>		
Z-axis	6 <i>µm</i>		

表 2.1 Dimension SPM Head 掃描器各方向最大伸長範圍



第三章 樣品準備與實驗裝置

本實驗的目的是藉由表面電位顯微鏡,觀測外加電壓下 MOS 元件的能帶變 化,因此我們需要在樣品的上下兩面鍍上電極,再外接電源供應器。並將樣品劈 開觀測樣品的剖面,以下是樣品準備與實驗方式的詳細介紹。

3.1.樣品的製程

本實驗所使用的樣品是在 n-type($N_d = 1.7 \times 10^{14}$)與 p-type($N_a = 10^{15}$) Si 上以 Wet-Oxidation 長上一層氧化層,再以熱蒸鍍與電子槍蒸鍍方式在氧化層上方鍍 約 250nm 的金屬,樣品背面亦熱蒸鍍上約 20nm 的金屬當電極。共四組樣品 (**A**)Metal: Titanium; Oxide: SiO₂(500nm); Silicon: p-type (**B**) Metal: Titanium; Oxide: SiO₂(150nm); Silicon: n-type (**C**) Metal: Aluminum; Oxide: SiO₂(500nm); Silicon: p-type(**D**) Metal: Aluminum; Oxide: SiO₂(150nm); Silicon: n-type。





圖 3.1 樣品圖(A)Ti – SiO₂- p type silicon(B) Ti-SiO₂-n type Si (C) Al-SiO₂-p type Si (D) Al-SiO₂-n type Si

3.2 切割樣品

3.2.1 樣品的劈開方式

樣品的切割分兩個步驟,劃線跟折。用鑽石筆劃割樣品表面,劃的長度約為 樣品長度的三分之一到二分之一(因爲我們要觀察的區域是接近表層的,所以不 能全劃)。折的方面分爲拉力面跟壓縮面,拉力面比較容易得接近表面平坦的小 塊區域,壓縮面則容易有一層層密集的 step 或是垂直表面的裂痕。見圖 3.4。



折的方法有兩種

(1)樣品下面墊一跟針或是尖細的棒子,將劃痕對準針,兩跟扁平夾壓著 sample 兩邊,等平衡後在慢慢順勢往下壓,如圖 3.5。



圖 3.5 剖樣品的第一種方法

(2)在樣品表面劃一個深短的刻痕,夾子沿著刻痕方向夾緊,用另一跟尖嘴夾平 推樣品到斷裂。



3.2.2 樣品劈開後的表面形貌

經由上述方法切割後的樣品有下列特徵:拉力面會有一塊表面較為平坦的地區,可供觀察表面用。此區域通常出現在距離鑽石筆劃線處較遠的地方,如圖 3.7,將觀測區域(平坦區域)放大,發現平坦的表面仍有一些細紋,離切割處越遠, 細紋越少。因此,本方法所使用的樣品寬度最好大於0.5公分。此外,在純水中 處理樣品亦可將表面細紋的情況減低,因為純水能降低折樣品時,樣品所受的硬 力(stress field)。



圖 3.7 切割後的樣品剖面。可發現越接近鑽石筆劃線處表面細紋越多。

3.2.3 Si(100), Si(111)與 GaAs(100)的劈開心得

我們試過幾種樣品的切割,以下是一些樣品的切割心得。

(1) Si(100)

Si(100)劃線方向與 flat 方向[110]平行或垂直,因爲鍵結的關係,會延 dimer row 的方向裂(即平行或垂直 flat 方向)。

44000

(2) Si(111)

Si(111)劃線方向則是要與 flat 面[1-10]夾 30 度或 150 度,因為原子的排列方式是類似菱形的 7x7。

(3) GaAs(100)

GaAs(100)較脆,所以劃線時不能太用力,否則會整個裂成許多片,其餘與Si(100)相同。

3.3 實驗裝置

樣品剖開後分別在樣品表面和背面兩端金屬處用石墨膠黏上漆包線,接上電源供應器,如圖 3.2,並將樣品放置可供樣品直立的裝置上。將剖好的樣品放於 KFM 觀測,掃描時探針與樣品的相對位置為圖 3.3。圖中較亮的區域是樣品,由 中央開始往上是金屬-氧化層-矽。右方黑色長條狀為探針,掃描方向是與樣品表 面夾 90 度。



圖 3.2 實驗裝置圖



圖 3.3 實驗時探針,樣品的相對位置圖。圖右方黑色長條狀的是探針,圖較亮的 區域是樣品,由圖中間亮的地方開始往上是金屬-氧化層-矽。



第四章 實驗結果與分析

4.1 表面形貌(Topography)與表面電位差(CPD)之關係

為了正確量測 Tip 和樣品之間的 CPD 差值,與證明靜電力和地勢的訊號是 無關的,首先做以下的量測。外加一可調整的正負偏壓到鉑(Pt)薄膜上(Si 基板蒸 鍍 50nm Pt 薄膜),用 KFM 同時量出 CPD 與 Topography 圖,見圖 4.1。圖 4.1(a) 是 Pt 薄膜加正偏壓,由位置 0 µm 至 1 µm 依序為 0v,0.62v,0.80v,0.61v,0.30v, 0.09v。圖 4.1(b)是 Pt 薄膜外加負偏壓,依序為-0.11v,-0.31v,-0.19v,-0.05v, 0v。可發現當無外加偏壓時,Tip 與 Pt 薄膜的 CPD 差值為-0.65v,已知 Pt 薄膜 的功函數(work function)為 5.65v,可知使用的 Tip (CoCr)功函數約為 5v。當外加 正偏壓時 CPD 值是增大的,負偏壓時是減小的。同時量測的 Topography 圖,並 不隨外加偏壓而變化,圖 4.1(c)。









圖 4.1(a)Pt 薄膜外加正偏壓的 CPD 圖,外加正偏壓越大 CPD 值越大。(b)Pt 薄膜

外加負偏壓的 CPD 圖,外加負偏壓越大,CPD 值越小。(c)Pt 薄膜的地勢高低圖, 不隨外加偏壓改變而變。

由第 2.2.1 節(6)式:

$$V_{CPD}^{P} = \frac{\phi_{tip} - \phi_{sample}}{-e} + V_{ext} = V_{CPD} + V_{ext}$$

當外加偏壓V_{metal}於樣品(金屬)時,相當於外加-V_{metal}於探針上,因此上式可表示 為:

$$V_{CPD}^{P} = \frac{\phi_{tip} - \phi_{sample}}{-e} + V_{ect} - V_{metal} = V_{CPD} + V_{ext} - V_{metal}$$

$$[] \qquad V_{ext} = -V_{CPD} + V_{metal} = \frac{\phi_{tip} - \phi_{sample}}{e} + V_{metal}$$

因此當 $V_{metal} > 0$ 時 V_{ext} 增大; $V_{metal} < 0$ 時 V_{ext} 減小。



4.2 MOS 元件 CPD 圖

4.2.1 樣品(A)Ti – SiO2-p type silicon 的 CPD 圖

圖 4.2 是(A)樣品的剖面,在無外加偏壓下所量測的圖形。(a)是樣品剖開後 表面形貌高低圖。剖開樣品時,金屬區域的斷面會有約 200nm 的突起,這並不 影響量測的 CPD 值,因為我們所使用的方法是 Lift Mode,在量測 CPD 值時, 探針與樣品皆會保持一定的距離(30nm)。

圖 4.2(b)是 MOS 元件無加任何偏壓下,平衡後的表面電位圖。圖中右邊較 亮的區域是 Ti 薄膜,左邊較暗處是 p-type Si,為了仔細觀察平衡時 MOS 元件的 能帶,取其中一條電位,見圖 4.3。



圖 4.2 樣品 A 的剖面圖(a)地勢高低圖,由右邊看起是金屬-氧化層-砂,金屬的部份凸起約 200nm。(b)CPD 圖,金屬的 CPD 値較 p-type 矽高。



圖 4.3 樣品(A)無外加偏壓下的電位圖。由圖可發現 Ti 薄膜的表面電位比 p-type Si 高了 0.07v。

將樣品(A)以實際製程分三個區域,圖4.3由右邊看來Ti薄膜約200nm;SiO2約500nm;接著是 p-type Si。可發現Ti薄膜的表面電位比 p-type Si高了約0.07V,在SiO2層電位是傾斜的,SiO2-Si介面處因介面電荷或表面態而有稍微能帶彎曲的現象。

由理論計算 Ti 薄膜與 p-type Si Bulk 功函數差為:

 $\phi^{B}_{ms} = \phi_{m} - \phi_{s} = 4.33 - 4.86 = -0.53v$

而實驗所量到的表面電位差為: $\phi^{s}_{ms} = -0.07v$,兩者的差異主要原因有:(1)半 導體的表面態,(2)存在樣品表面的外部電荷。因製程污染、切割樣品造成的缺 陷或是樣品受空氣氧化造成的表面態會捕捉一些電洞或電子在切割的表面上,這 些電洞或電子會在半導體上感應出一電荷,造成表面能帶的彎曲,形成實驗所量 到的數值與實際值不同。

4.2.2 樣品(B) Ti-SiO₂-n type Si ;(C) Al-SiO₂-p type Si ;(D) Al-SiO₂-n type Si 的 CPD 圖

相同地,量出樣品(B)、(C)、(D)無加偏壓下的 CPD 圖,如圖 4.4。可發現探 針相對樣品的功函數差因 p-type、n-type、鈦或鋁有明顯的差異。圖 4.5 是各材質 Bulk 功函數相對圖,由 2.2.1(7)式,儀器所讀取的 CPD 訊號V_{ext}為:

$$V_{ext} = -V_{CPD} = -(\frac{\phi_{tip} - \phi_{sample}}{-e})$$
(for feedback on tip)

Tip 與 n-type Si 的功函數相差較 p-type Si 大,因此V_{ext} 值較 p-type Si 大,在 CPD 圖形上顯示較高。同理,Al 的功函數皆較 n-type, p-type Si 小,與 Tip 的功函數 相差較大,CPD 圖形上為較高。而在(B)樣品中 Ti 與 n-type Si 功函數相差甚近, Ti 比 n-type Si 大了 0.03v,照理說 Ti 的V_{ext} 值應比 n-type Si 小,CPD 圖形應為較 低,但實驗所量測到卻是 Ti 的V_{ext} 值較高,這應是表面態所造成表面能帶彎曲的 影響,下面將會討論。



圖 4.4 樣品(A)、(B)、(C)和(D)的 CPD 圖,由圖可知,就 p-type 與 n-type Si 而言, 探針相對於 p-type Si 功函數較小,p-type Si CPD 值較 n-type Si 低。就 Al 與 Ti 薄膜而言,探針相對於 Ti 薄膜功函數較小, Ti 薄膜 CPD 值較 Al 薄膜低。



圖 4.5 各材質的功函數圖。

我們只單純探討金屬與半導體表面態的關係,因此將圖 4.4 四條曲線 Si 部分的功函數值設為與 Tip 相同,如圖 4.6。理論計算的金屬與半導體功函數差 ϕ_{ms} 與實驗所獲得的表面電位差 ϕ^{s}_{ms} 整理於表 4.1。



圖 4.6 樣品(A)、(B)、(C)和(D)的 CPD 圖,將 p-type 與 n-type Si CPD 値設成相同, 純粹比較各樣品的 ϕ^{s}_{ms} 。

	(A)Ti -SiO2-	(B)Ti -SiO2-	(C)Al -SiO2-	(D)Al -SiO2-
	p-type Si	n-type Si	p-type Si	n-type Si
$\phi^{s}{}_{ms}(\mathbf{v})$	-0.07	-0.03	-0.63	-0.36
$\phi_{ms}\left(\mathbf{v} ight)$	-0.53	+0.03	-0.76	-0.2

表 4.1 各樣品 ϕ^{s}_{ms} 與 ϕ_{ms} 比較表。

由表 4.1 發現 p-type Si 的 ϕ_{ms} - ϕ^{s}_{ms} <0,此表示 p-type Si 表面因表面態關係的能帶彎曲方向是減低與金屬的功函數差。相反的,n-type Si 的 ϕ_{ms} - ϕ^{s}_{ms} >0表示 n-type Si 表面能帶彎曲方向是增加與金屬的功函數差。我們試著由圖 4.7 解釋 p-type Si 之現象。





圖 4.7 樣品(A)的能帶圖。(a)MOS 元件的能帶圖, CPD 值為 Ti 薄膜功函數減去 p-type Si 功函數: 4.33v - 4.86v =-0.53v, (b)Tip(CoCr)與樣品金屬(Ti 薄膜)之間的 能帶圖, CPD 值為 Tip 功函數減去 Ti 薄膜功函數: 5v-4.33v=0.67v, (c)Tip 與 p-type Si 之間的能帶圖,可明顯的看到因 Tip 功函數大於 p-type Si,因此 Si 與 Tip 介面 的能帶因表面態而往上彎曲,(d)縱合(a)MOS 元件 Si 與 SiO2 介面能帶往下彎曲 與 (c) Tip 與 Si 介面能帶往上彎曲,所得到的實驗數據能帶圖,可看出(c)抵銷了 許多(a)的貢獻,造成 CPD 量側值由原本的-0.53v 減為-0.07v。

4.2.3 計算氧化層總有效電荷

在 MOS 元件上加一偏壓,抵消金屬與半導體的功函數差和表面態造成的能帶彎曲,即可得到一平坦的能帶,如圖 4.8(c)、圖 4.10(c)、圖 4.12(b)、圖 4.14(c)。 每個樣品的平帶電壓為:(A)Ti-SiO2-p type Si 平帶電壓-0.71volt,(B)Ti-SiO2-n type Si 平帶電壓-0.34volt,(C) Al-SiO2-p type Si 平帶電壓-0.97volt,(D) Al-SiO2-n type Si 平帶電壓-1.69volt。

利用第一章(5)式:

$$V_{FB} = \phi_{ms} - \frac{Q_o}{C_{ox}}$$

來計算氧化層的總有效電荷 Q。。

(A) Titanium-SiO2-p type Si

已知:
$$\phi^{B}_{ms} = -0.53 \text{ v}$$
, $V_{FB} = -0.71 \text{ v}$, $C_{ox} = \frac{\varepsilon_{ox}}{d}$, $d = 500 nm$
 $-0.71 = -0.53 - \frac{Q_0}{C_{ox}} = -0.53 - \frac{Q_0 d}{\varepsilon_{ox}}$
 $Q_o = 0.18 \times \frac{3.9 \times 8.85 \times 10^{-14}}{500 \times 10^{-7}} = 1.24 \times 10^{-9} coul / cm^2 = 7.8 \times 10^9 cm^{-2}$

(B)Titanium-SiO₂-n type Si

 $\Box \pounds \Pi : \phi^{B}{}_{ms} = 0.03v , V_{FB} = -0.34v , C_{ox} = \frac{\varepsilon_{ox}}{d} , d = 100nm$ $-0.34 = 0.03 - \frac{Q_{0}}{C_{ox}} = 0.03 - \frac{Q_{0}d}{\varepsilon_{ox}}$ $Q_{o} = 0.37 \times \frac{3.9 \times 8.85 \times 10^{-14}}{100 \times 10^{-7}} = 1.28 \times 10^{-8} coul / cm^{2} = 8 \times 10^{10} cm^{-2}$

(C) Aluminum-SiO2-p type Si

已知:
$$\phi^{B}_{ms} = -0.76 \text{ v}$$
, $V_{FB} = -0.97 \text{ v}$, $C_{ox} = \frac{\varepsilon_{ox}}{d}$, $d = 500 nm$

$$-0.97 = -0.76 - \frac{Q_0}{C_{ox}} = -0.76 - \frac{Q_0 d}{\varepsilon_{ox}}$$
$$Q_o = 0.21 \times \frac{3.9 \times 8.85 \times 10^{-14}}{500 \times 10^{-7}} = 1.45 \times 10^{-9} \, coul \, / \, cm^2 = 9 \times 10^9 \, cm^{-2}$$

(D) Aluminum-SiO2-n type Si

已知:
$$\phi^{B}_{ms} = -0.2 \text{ v}$$
, $V_{FB} = -1.69 \text{ v}$, $C_{ox} = \frac{\varepsilon_{ox}}{d}$, $d = 100nm$
 $-1.69 = -0.2 - \frac{Q_{0}}{C_{ox}} = -0.2 - \frac{Q_{0}d}{\varepsilon_{ox}}$
 $Q_{o} = 1.49 \times \frac{3.9 \times 8.85 \times 10^{-14}}{100 \times 10^{-7}} = 5.1 \times 10^{-8} coul / cm^{2} = 3.2 \times 10^{11} cm^{-2}$

將上列數據歸納於表 4.2

	(A)Ti -SiO2-	(B)Ti -SiO2-	(C)Al -SiO2-	(D)Al -SiO2-
	p-type Si	n-type Si	p-type Si	n-type Si
$V_{FB}(\mathbf{v})$	-0.71	-0.34	-0.97	-1.69
$Q_o(cm^{-2})$	7.8×10 ⁹	8×10 ¹⁰	9×10 ⁹	3.2×10 ¹¹

表 4.2 各樣品的平帶電壓與氧化層總效電荷

一般來說, SiO2裡所存在的總有效電荷約為 10^{11} cm⁻² 左右[8][9]。對照本實驗所量得的數據, n-type Si 的兩個樣品(B)(D)是接近這個數據的, 而 p-type Si 的兩個樣品確有段差距。其原因是 n-type Si 是本實驗室自己製程的, 因此確定載子濃度是 $N_d = 1.7 \times 10^{14}$ cm⁻³, 而 p-type Si 是別實驗室提供的,並不確實知道載子濃度,我們是假設 $N_a = 10^{15}$ cm⁻³求得上述的值,所以會有誤差,下一章(第五章)將會討論修正的方法。

4.3 MOS 元件加偏壓後的 CPD 圖





(b) $V_g = -3.02 \,\mathrm{v}$





-0.70v, 0v, +0.29v, +1.20v, +1.50v, +2.10v的 CPD 圖。可以很明顯觀察到當外加偏壓於金屬為負時,金屬的 CPD 值會慢慢減小;相反的,若外加偏壓為正值,金屬的 CPD 值會變大。

圖 4.8(a)(b)是所謂的積聚現象,當積聚現象產生時,CPD 值對外加偏壓的敏 感度並不大。圖 4.8(e)(f)(g)是所謂的空乏現象,當 $V_g > 0$ 時,CPD 值對外加偏壓 非常的敏感。為了明確的觀察空乏區的寬度,取每一個 CPD 圖形的 profile 於圖 4.9。



圖 4.9 樣品(A) Ti-SiO2-p type Si 隨著外加偏壓變化的電位分佈圖

將樣品(A)以實際製程分為三個部分(圖 4.9):我們定義 Distance 0 µm 是樣品 表面深入 4 µm 的位置。從圖 4.9 右邊看起,金屬 Ti 薄膜約 200nm;氧化層 SiO2 約 500nm;後面接著是 p-type 的 Si。 V_g是外加於金屬的偏壓。大致可看出金屬 的能帶是平的,氧化層能帶是傾斜的,而在金屬與氧化層介面;氧化層與矽介面皆有能帶彎曲的現象。隨著V_g增大, p-type Si 的主要載子(電洞)被排開半導體表面,空乏區產生,能帶在距離為 1.8 μm時即不會彎曲,因此空乏區最大寬度約是 1.5 μm。

空乏區最大寬度理論計算為:

由 1.2.4 節(6)式

$$W_{\max} = \left(\frac{2\varepsilon_s \varphi_s}{eN_a}\right)^{1/2} = \left(\frac{2\varepsilon_s (2\phi_B)}{eN_a}\right)^{1/2}$$

已知:Si dielectric constant =11.7 , $N_a = 10^{15} cm^{-3}$, $\phi_B = 0.29 v$

得:
$$W_{\text{max}} = \left(\frac{4 \times 11.7 \times 8.85 \times 10^{-14} \times 0.28}{1.6 \times 10^{-19} \times 10^{15}}\right)^{1/2} = 0.86 \mu m$$

當V_g大於 1.8v 時,能帶有上升較快的趨勢,推測是反轉產生,n 通道形成。

臨界電壓理論計算為:

由 1.2.4 節(8)式

$$V_T = \frac{Q_d}{C_{ox}} + V_{FB} + 2\phi_B$$

已知: $V_{FB} = -0.71 v$

$$Q_{d} = eN_{a}W_{max}$$

= 1.6×10⁻¹⁹×10¹⁵×8.5×10⁻⁵
= 1.36×10⁻⁸ coul / cm²
$$C_{ox} = \frac{\varepsilon_{ox}}{d} = \frac{3.9 \times 8.85 \times 10^{-14}}{5000 \times 10^{-8}} = 6.9 \times 10^{-9} \, F \, / \, cm^{2}$$

得

$$V_T = \frac{1.36 \times 10^{-8}}{6.9 \times 10^{-9}} - 0.71 + 2 \times 0.29 = 1.84 \text{ v}$$



圖 4.10(a)~(h)是樣品(B) Ti -SiO2- n-type Si 依序加偏壓 1.59v, 0v, -0.34v, -0.60v, -0.90v, -1.50v, -2.10v, -2.70v的 CPD 圖。與(A)樣品不同的地方是半導體的部分為 n-type, 因此當 $V_g > 0$ 時是產生積聚現象, 相同的, 積聚現象的 CPD 値隨 V_g



將樣品(B)以實際製程分為三個部分:Distance 0 µm 是樣品表面深入 4 µm 的 位置。從圖 4.11 右邊看起,金屬鈦薄膜約 300nm; SiO2 約 150nm,接著是 n-type 的矽。當外加負偏壓越大,矽與氧化層介面能帶的彎曲增大,n-type Si 主要載子 (電子)被排離半導體表面,空乏區產生,由圖 4.11 看出當距離為 1.6 µm 時,能帶 即不再彎曲,因此可推斷空乏區最大寬度約為 1.9 µm。

空乏區最大寬度理論計算為:

由 1.2.4 節(6)式

$$W_{\text{max}} = \left(\frac{2\varepsilon_s \varphi_s}{eN_d}\right)^{1/2} = \left(\frac{2\varepsilon_s (2\phi_B)}{eN_d}\right)^{1/2}$$

已知:Si dielectric constant =11.7 , $N_d = 1.7 \times 10^{-14} cm^{-3}$, $\phi_B = 0.27 v$

得:

$$W_{\text{max}} = \left(\frac{4 \times 11.7 \times 8.85 \times 10^{-14} \times 0.27}{1.6 \times 10^{-19} \times 1.7 \times 10^{14}}\right)^{1/2} = 2.03 \,\mu m$$

當V_g大約等於 0.90v 時,能帶有下降變快的趨勢,推測是反轉形成 p 通道產生。 臨界電壓的理論計算為:

由 1.2.4 節(8)式

$$V_T = -\frac{Q_d}{C_{ox}} + V_{FB} - 2\phi_B$$

已知: V_{FB} = -0.34 v

$$Q_{d} = eN_{d}W_{max}$$

= 1.6×10⁻¹⁹×1.7×10¹⁴×2.03×10⁻⁴
= 5.52×10⁻⁹ coul / cm²
$$C_{ox} = \frac{\varepsilon_{ox}}{d} = \frac{3.9 \times 8.85 \times 10^{-14}}{1000 \times 10^{-8}} = 3.45 \times 10^{-8} \, F \, / \, cm^{2}$$

得

$$V_T = -\frac{5.52 \times 10^{-9}}{3.45 \times 10^{-8}} - 0.34 - 2 \times 0.27 = -1.04 \,\mathrm{v}$$



圖 4.12(a)~(f)是樣品(C) Al -SiO2- p-type Si 依序加偏壓-1.49v, -0.97v, 0v, 1.2v, 1.8v 的 CPD 圖。與(A)樣品不同的地方是金屬由 Ti 換成 Al, 可發現 CPD 值對 V_g 的變化樣品(C)比樣品(A)敏感很多, 由圖 4.13 更可以明顯的觀察到。



圖 4.13 樣品(C) Al-SiO2-p type Si 隨外加偏壓變化的電位分佈圖

樣品(C)經實際製程可分為三部分(圖 4.13): Distance 0 μm 是樣品表面深入 4 μm 的位置。由圖 4.13 右邊看起, Al 薄膜 250nm; SiO2 500nm; p-type Si。與 圖 4.9 比較,發現 Al 薄膜當閘極的能帶隨外加偏壓變化較 Ti 薄膜明顯。由圖 4.13,可發現當 $V_g > 0$,空乏區產生時,距離為 1.7 μm 處的能帶即不彎曲,空乏 區最大寬度為 1.5 μm 。

空乏區最大寬度理論計算為:

由 1.2.4 節(6)式

$$W_{\max} = \left(\frac{2\varepsilon_s \varphi_s}{eN_a}\right)^{1/2} = \left(\frac{2\varepsilon_s (2\phi_B)}{eN_a}\right)^{1/2}$$

已知:Si dielectric constant =11.7 , $N_a = 10^{15} cm^{-3}$, $\phi_B = 0.29 v$

得:
$$W_{\text{max}} = \left(\frac{4 \times 11.7 \times 8.85 \times 10^{-14} \times 0.28}{1.6 \times 10^{-19} \times 10^{15}}\right)^{1/2} = 0.86 \mu m$$

當V_g大於 1.20v 時,能帶有上升較快的趨勢,推測是反轉產生,n 通道形成。臨 界電壓理論計算為:

由 1.2.4 節(8)式

$$V_T = \frac{Q_d}{C_{ox}} + V_{FB} + 2\phi_B$$

已知: V_{FB} = -0.97v

$$Q_{d} = eN_{a}W_{max}$$

$$= 1.6 \times 10^{-19} \times 10^{15} \times 8.5 \times 10^{-5}$$

$$= 1.36 \times 10^{-8} coul / cm^{2}$$

$$C_{ox} = \frac{\varepsilon_{ox}}{d} = \frac{3.9 \times 8.85 \times 10^{-14}}{5000 \times 10^{-8}} = 6.9 \times 10^{-9} F / cm^{2}$$

$$= 1.36 \times 10^{-8}$$

得

$$V_T = \frac{1.36 \times 10^{-8}}{6.9 \times 10^{-9}} - 0.97 + 2 \times 0.29 = 1.58 \text{ v}$$



圖 4.14(a)~(h)為樣品(D) Al -SiO2- n-type Si 依序外加偏壓+3.4v, 0v, -1.69v, -2v, -2.39v, -2.80v, -3.20v, -3.60v的 CPD 圖。



圖 4.15 樣品(D) Al-SiO2-n type Si 隨外加偏壓變化的電位分佈圖

樣品(D)依實際製程可分為三部分:Distance 0 μm 是樣品表面深入 4 μm 的位置。由圖 4.15 右邊看起, Al 薄膜 250nm; SiO2 150nm; n-type Si。由圖 4.15 可 看出當距離 1.8 μm時,能帶即不再彎曲,因此可推斷空乏區最大寬度約為 1.75 μm。

空乏區最大寬度理論計算為:

由 1.2.4 節(6)式

$$W_{\max} = \left(\frac{2\varepsilon_s \varphi_s}{eN_d}\right)^{1/2} = \left(\frac{2\varepsilon_s (2\phi_B)}{eN_d}\right)^{1/2}$$

已知:Si dielectric constant =11.7 , $N_d = 1.7 \times 10^{-14} cm^{-3}$, $\phi_B = 0.27$ v 得:

$$W_{\text{max}} = \left(\frac{4 \times 11.7 \times 8.85 \times 10^{-14} \times 0.27}{1.6 \times 10^{-19} \times 1.7 \times 10^{14}}\right)^{1/2} = 2.03 \,\mu m$$

當V_g大約等於-2.80v時,能帶有下降變快的趨勢,推測是反轉形成,p通道產生。 臨界電壓的理論計算為:

由 1.2.4 節(8)式

$$V_T = -\frac{Q_d}{C_{ox}} + V_{FB} - 2\phi_B$$

已知: V_{FB} = -1.69 v

$$Q_d = eN_d W_{\text{max}}$$

= 1.6×10⁻¹⁹×1.7×10¹⁴×2.03×10⁻⁴
= 5.52×10⁻⁹ coul / cm²



得

4.4 MOS 元件的電場分佈圖

接著,用電場圖來試著解釋 MOS 元件,以樣品(D) Al-SiO₂-n type Si 為例, 取圖 4.14 中 Vg=0v、Vg=-1.19v、Vg=-2.00v、Vg=-2.39v、Vg=-2.8v、Vg=-3.2v、 Vg=-3.6v 的電位圖對掃描位置 x 軸作一次微分,在對掃描位置 x 軸作圖,如圖 4.16。可明確的看出 n-type Si 與 SiO₂ 的交界面電場有明顯的變化,在 SiO₂ 的範 圍內電場應為一定値,由圖 4.16 可發現 SiO₂ 區域內電場有大約 150~200nm 的水 平段,應是氧化層的厚度。

外加負偏壓增大,Si與SiO2的交界面電場值由正的減小至0,再減小至負的。 當至臨界電壓 Vg=-2.80v時,可明顯發現電場下降值增大,即是反轉層(p通道) 所造成的效應。





圖 4.16 樣品(D) Al-SiO₂-n type Si 的電場分佈圖。由右邊看起: 250nm Al 薄膜; 150nm SiO₂; n-type Si。在位置 3.55 µm 與 3.70 µm 之間,電場是平的(即為 SiO₂ 區域)。由圖 E₂-E₁=2.6,E₃-E₂=2.9,E₄-E₃=4.9,E₅-E₄=3,由此我們發現 E₄-E₃=4.9 有個突然增大的電場値,因此判定-2.80v 左右為臨界電壓。

第五章 結論

表面電位顯微鏡應用於量測半導體元件特性上有多種的功能。不僅可量測雜 質濃度;氧化層厚度;氧化層捕捉電荷等等一些元件的特性,亦能直觀的分辨元 件上各材質的分佈,經由量測到的電位圖對掃描軸 x 軸作一次微分所得到的電場 分佈圖,更能清楚的觀測出材質間的交界面。基於此,我們試著以表面電位顯微 鏡量測運作中的 MOS 元件,一方面研究不同材質之間因製程或劈開樣品所造成 的表面態,一方面希望能實際觀測 MOS 元件運作時的能帶。

樣品的準備方式是, n-type($N_d = 1.7 \times 10^{14}$)與 p-type($N_a = 10^{15}$)Si上以 Wet-Oxidation 長上一層氧化層,以熱蒸鍍與電子槍蒸鍍方式在氧化層上方蒸鍍 金屬薄膜。最後將樣品劈開觀測樣品剖面。共有四組樣品(A)Ti -SiO2-p-type silicon; (B)Ti-SiO2-n type Si; (C)Al-SiO2-p-type Si; (D)Al-SiO2-n-type Si。得 到以下幾點結論:

1.劈開樣品的方法很重要, 剖面的平坦與否會影響介面的捕捉電荷的多寡, 因此 必須尋一種減低破壞樣品表面的方法。我們的方法是依循矽晶片(wafer)在不同方 向的鍵結位置,尋找長直的裂面,例如 Si(100)的晶片在 flat 方向[110]或與 flat 垂直的方向, 矽與矽之間是形成整齊的 dimer row,所以我們沿這方向劈的話, 可得到一個較平坦的(011)剖面。相同的, Si(111)矽原子鍵結的方式是類似菱形的 7x7,因此我們在與其 flat 方向[1-10]夾 30 度或 60 度劈開,可得較平坦的剖面。 此外,我們發現在純水中進行劈開過程,可減少樣品表面的細紋,原因是水能減 低樣品劈開時所受的硬力(stress field)。

2. 電容偵測器偵測出 MOS 元件的 C-V 圖,可推出平帶電壓的大小,依平帶電 壓可推得氧化層上的總有效電荷。相同地,KFM 更能直接的依表面電位分佈圖 觀測出平帶電壓的位置,亦可推得氧化層上的總有效電荷。其值與理論值差異並

56

不大,因此 KFM 亦能用來探討 MOS 元件氧化層成長的好壞。

3.由 CPD 圖之 line profile 與外加偏壓構成的圖,可由能帶的彎曲現象直接觀察 出空乏區的寬度。以下是實驗觀測值與理論計算值的比較表:

	(A)Ti -SiO2-	(B)Ti -SiO2-	(C)Al -SiO2-	(D)Al -SiO2-
	p-type Si	n-type Si	p-type Si	n-type Si
$W_{\rm max}(\mu m)$	1.50	1.90	1.50	1.75
觀測値				
$W_{\rm max}(\mu m)$	0.86	2.03	0.86	2.03
理論値				
誤差(%)	74	6.4	74	13.8

由上表可看出 p-type 的樣品(A)(C)所觀測的值與理論值相差比較大,其原因與 4.2.3 節討論氧化層總有效電荷一樣。因爲我們 p-type Si 載子濃度是假設的 $(N_a = 10^{15})$,所以空乏區最大寬度與理論值相差會比較大。現在我們將用所觀測 到的最大空乏區寬度反推真實的 N_a 值。以(A)樣品爲例: 已知: $\phi_m = 4.33$ v, $W_{max} = 1.5 \mu m$

令
$$N_a = x$$

$$\exists \square \qquad \phi_B = V_t \ln(\frac{N_a}{n_i}) = 0.0259 \times \ln(\frac{x}{1.5 \times 10^{10}})$$

又由 1.2.4 節(6)式

$$W_{\text{max}} = \left(\frac{2\varepsilon_{s}\varphi_{s}}{eN_{a}}\right)^{1/2} = \left(\frac{2\varepsilon_{s}(2\phi_{B})}{eN_{a}}\right)^{1/2}$$

$$1.5 \times 10^{-4} = \left(\frac{4 \times 11.7 \times 8.85 \times 10^{-14} \times 0.0259 \ln(\frac{x}{1.5 \times 10^{10}})}{1.6 \times 10^{-19} \times x}\right)^{\frac{1}{2}}$$

即

解得: $x = 3.36 \times 10^{14} cm^{-3}$

將 $N_a = 3.36 \times 10^{14} cm^{-3}$ 代回 4.2.3 節(A)樣品,重新計算氧化層總有效電荷結果為 $Q_o^{"} = 9.1 \times 10^9 cm^{-2}$ 比原先假設 $N_a = 10^{15} cm^{-3}$ 所計算的 $Q_o = 7.8 \times 10^9 cm^{-2}$ 更為接 近理論値 10^{11} ,因此可證明我們的修正方向是正確的,亦可說明本實驗所得到的 最大空乏區寬度可用來逆推未知的載子濃度。

4.利用電位對探針掃描軸(x 軸)作一次微分所得的電場分佈圖,除了較 CPD 圖能 分辨出不同材質的交界面外,亦能觀察出臨界電壓(V_r)的位置,以下是本實驗的 估計値和理論計算的比較:

	(A)Ti -SiO2-	(B)Ti -SiO2-	(C)Al -SiO2-	(D)Al -SiO2-
	p-type Si	n-type Si	p-type Si	n-type Si
$V_{T}(\mathbf{v})$	1.80	-0.90	1.20	-2.80
觀測値	à	ESA	2	
$V_{T}(\mathbf{v})$	1.84 📑	-1.04	1.58	-2.39
理論値				

我們取臨界電壓的方式是,當外加偏壓超過此偏壓時,電位或電場有顯著的上升 或下降,即定義此偏壓為臨界電壓。而由上表可知本實驗值與理論值有最大有相 差 0.4v,造成的誤差可能來自:我們偏壓改變量太大,造成可能只能找到臨界電 壓的附近。

5.影響本實驗的因素很多,包含探針針尖的粗細;探針的震盪頻率;樣品的切割 方式;空氣的氧化問題...等等。因此本實驗可改進的方式有:使用針尖較細的探 針,可使量測到材質的厚度較為真實。減低樣品因切割所造成的地勢高低差,可 使表面態狀況減至最低。使用真空的 KFM 系統,可使環境因素對於量測値的影 響減至最小。

附錄一 以 KFM 量側 InAs/GaAs QDs



圖一 樣品剖面圖。將樣品劈開,由右邊看起,首先是我們為了防止探針掉下所 長上的光阻層;在來是 GaAs 500nm;接著是 2.04ML InAs/30nm GaAs 30 layers, 也就是總共範圍約為 900nm;最後是 GaAs 基板。



圖二 樣品的 CPD 圖。由右邊看起,黑色區域為光阻區;接著較亮的區域 GaAs 500nm;在來比較暗一點區域是 InAs QDs;最後亮的區域是基板的 GaAs。



圖四 樣品的能帶圖。由查表可知無參入雜質的 GaAs Eg=1.43eV, InAs Eg=0.4eV, ΔEc=0.693eV,由此可推得 GaAs 與 InAs 的 CPD 值差約為 0.693+0.2-0.71=0.183eV,與我們實驗值量出的 0.1eV 相差不大。

附錄二 以 KFM 量側 p-i-n 雷射



圖五 樣品的剖面圖。將樣品劈開,由右邊開始為光阻;p-type GaAs 200nm; AlGaAs 1000nm; InAs QDs 400nm; AlGaAs 1000nm; n-type GaAs 200nm; GaAs 基板。



圖六 p-i-n 雷射之 CPD 圖。圖中有明顯的兩塊長方形寬度大約 1 µm 是 AlGaAs, 中間夾比較暗的是 InAs QDs,寬度約為 400nm,最左邊較暗處為 n-GaAs。



圖七 (a)圖爲圖六 CPD 圖的一條 profile。(b)圖是(a)CPD 曲線對探針掃描軸作一 次微分所得的電場分佈圖,可發現各個材質交接面皆有一個 peak。

參考文獻

- [1]L. Soliman, Materials Science in Semiconductor Processing 4,163(2001)
- [2]H. C. Casey , Appl. Phys. Lett. 68,1850(1996)
- [3]K. A. Abdullah , Microelectronic Engineering 81,201(2005)
- [4]P. A. Rosenthal , Appl. Phys. Lett. 81,3993(2002)
- [5]O. Douheret , Appl. Phys. Lett. 85,5245(2004)
- [6]F. Robin , Appl. Phys. Lett. 76,2907(2000)
- [7]R. Shikler ,J. Appl. Phys. 86,107(1999)
- [8]A. Paskaleva ,Semicond. Sci. Technol. 8,1566(1993)
- [9]C. Witczak , ,J. Appl. Phys. 87,8206(2000)
- [10]柴惠騰 國立交通大學物理研究所碩士論文(2000)

