

國立交通大學

電機學院 電機與控制學程

碩士論文

具有高速電流感測器及晶片電感之極小尺寸直流對直流降壓
式轉換器

Challenge on Compact Size DC-DC Buck Converters with High Speed Current
Sensor and On-Chip Inductor

研究生：陳世銘

指導教授：陳科宏 教授

中華民國九十七年一月

具有高速電流感測器及晶片電感之極小尺寸直流對直流降壓式轉換換器
Challenge on Compact Size DC-DC Buck Converters with High Speed Current
Sensor and On-Chip Inductor


研 究 生：陳世銘

Student : Shih-Min Chen

指 導 教 授：陳科宏

Advisor : Ke-Horng Chen

國 立 交 通 大 學
電 機 學 院 電 機 與 控 制 學 程
碩 士 論 文



Submitted to College of Electrical and Computer Engineering

National Chiao Tung University

in partial Fulfillment of the Requirements

for the Degree of

Master of Science

in

Electrical and Control Engineering

January 2008

Hsinchu, Taiwan, Republic of China

中華民國九十七年一月

具有高速電流感測器及晶片電感之極小尺寸直流對直流降壓式轉換器

研究生： 陳世銘

指導教授： 陳科宏 博士

國立交通大學 電機學院 電機與控制學程碩士班

摘 要

本論文的內容是設計一個具有內含電感且操作於虛擬連續導通模式之降壓式直流電壓轉換器。由於可攜式電子產品的設計越來越小型化，電路的各式零組件無一不是朝此設計方向推衍。在高效能切換式直流電壓轉換器中，電感元件一直佔有相當比例的電路體積，本論文將說明利用積體電路製程中的金屬層實現轉換電感於矽晶片上以縮減整體電路體積，實務上選擇 UMC 1P6M 0.18 μm 製程來實現晶片電感。由於晶片電感實現的電感值約為 0.2 μH ，我們以 20MHz 的切換頻率避免操作於過大的電感漣波電流以及輸出漣波電壓。另外考慮到輸出電流供應能力，使用 2 phase 的系統架構提升整體輸出電流。系統在輕載狀態選擇脈波頻率調變模式以提升輕載效率，重載則選擇脈波寬度調變模式提供較快的反應速度。開關切換策略選擇虛擬連續導通模式，使之擁有近似連續導通模式中較小的電感漣波電流，又同時攫取非連續導通模式容易補償的優點。


Challenge on Compact Size DC-DC Buck Converters with High Speed Current Sensor and On-Chip Inductor

Student : Shih-Min Chen

Advisor : Dr. Ke-Horng Chen

Degree of Electrical and Control Engineering
National Chiao Tung University

ABSTRACT



This paper proposes a compact size DC-DC buck converter because of on-chip inductors and minimized external components. Multi-phase, high switching frequency and pseudo continuous conduction (PCCM) techniques achieve the possibility to implement on-chip inductors. The effective inductance is about $0.2 \mu\text{H}$. Due to high switching frequency above 20MHz, it is a challenge to have a highly accurate current sense for high performance of converters. Simulation results demonstrate that the accuracy of high-speed current sensor is about 95%. Besides, mode switch between pulse width modulation (PWM) and pulse frequency modulation (PFM) alleviates the limitation of high-speed current sensor in case of light load condition. Compact size converters' design is an advanced technique as a power module for system-on-chip (SOC) designs.

誌 謝

能夠完成本論文首先我要向我的指導教授 陳科宏博士致上萬分的感謝，在我三年的學習以及研究過程中，給予我耐心地指導，適時的激勵我，並不時的與我分享其個人想法及人生經驗，同時鼓勵我追求更進一步的目標。

感謝低功率混合訊號晶片設計實驗室鴻吉、德賢、哲緯、亦謙，宗玲幫助我解決實驗室的大小事務，以及傑青、國泰、心欣提供我寶貴的意見，還有玆玆、孫權、國林、鈞元及其他實驗室的夥伴們對我在研究上的幫忙皆讓我銘記在心。

結婚、生子等人生大事也接連在求學過程中一一完成，感謝老婆雅婷的傾力相助，讓我於工作、家庭及學業間扮演多重角色仍不至於捉襟見肘，並在我思緒糾結時給予當頭棒喝。感謝命運讓我迎接女兒宣霓的到來，使我在求學後期有更甜蜜的心靈寄託。



目錄

中文摘要	i
英文摘要	ii
誌謝	iii
目錄	vi
圖列	ix
表列	xii
第一章	1
概論	1
1.1 研究背景介紹	1
1.2 研究動機	7
1.3 論文概述	8
第二章	9
回顧電壓模式降壓式直流轉換器	9
2.1 電壓模式之降壓式轉換器	9
2.2 非同步降壓式轉換器	11
2.3 同步降壓式轉換器	13
2.4 非連續導通模式	17
2.4.1 非連續導通模式之直流電壓轉換	17
2.4.2 非連續導通模式之小訊號模型	21
2.5 連續導通模式	25
2.5.1 連續導通模式之電壓轉換	25
2.5.2 連續導通模式之小訊號模型	26
第三章	31

整體電路架構及控制模式	31
3.1 電路系統架構.....	31
3.2 電源級電路理論分析.....	36
3.2.1 虛擬連續導通模式之直流電壓轉換.....	36
3.2.2 虛擬連續導通模式之 I_{PCCM} 的影響層面.....	37
3.3 脈波寬度調變控制法.....	39
3.4 脈波頻率調變控制法.....	41
3.5 切換於脈波寬度調變控制法與脈波頻率調變控制法的偵測.....	43
3.5.1 脈波寬度調變模式與脈波頻率調變模式之輸出電流邊界.....	43
3.5.2 控制模式切換機制.....	45
第四章	48
控制電路設計及模擬	48
4.1 共用電路.....	48
4.1.1 能帶參考電壓產生電路.....	48
4.1.2 偏壓電流生成電路.....	50
4.1.3 欠電壓栓鎖電路.....	52
4.1.4 軟啟動電路.....	55
4.2 雙輸出信號高頻振盪器.....	57
4.2.1 電流生成電路.....	57
4.2.2 20MHz 振盪器電路.....	59
4.2.3 除頻電路.....	63
4.2.4 10MHz 振盪器電路.....	64
4.3 具有固定錯置時間(fixed dead time)的驅動器.....	68
4.4 電流限制電路.....	70
4.5 電流偵測電路.....	72
4.5.1 使用運算放大器的電流偵測電路介紹.....	72
4.5.2 利用匹配電晶體的電流偵測電路作上橋開關電流偵測.....	73
4.5.3 改良式的電流偵測電路用於下橋電流偵測.....	75
4.6 虛擬連續導通模式 I_{PCCM} 準位的補償電路.....	79
4.6.1 虛擬連續導通模式 I_{PCCM} 準位補償.....	79
4.6.2 I_{PCCM} 電流準位補償電路設計.....	80
4.7 整體電路模擬結果.....	82
4.8 實現的晶片電路.....	85
第五章	90

結論與未來研究方向	90
5.1 結論	90
5.2 未來研究方向	90
References.....	91



圖列

圖 1. 蘋果電腦 IPOD NANO™ 的尺寸外觀，其長、寬、高分別為 90MM、40MM 及 6.5MM。	1
圖 2. IPOD NANO™ MP3 播放器的局部電路，藍色標示圈選的元件為電感器。	2
圖 3. 線性穩壓器方塊圖。	3
圖 4. 電荷泵穩壓器方塊圖。	3
圖 5. 降壓式直流切換式轉換器方塊圖。	4
圖 6. 傳統電壓模式降壓轉換器的系統方塊圖。	10
圖 7. 說明具有固定錯置時間及控制緩衝器的驅動器應用於降壓轉換器。	10
圖 8. 非同步降壓式轉換器簡圖。	11
圖 9. 非同步降壓式轉換器的控制信號、電感電流及切換點電壓波形。	12
圖 10. 同步降壓式轉換器簡圖。	14
圖 11. 同步降壓式轉換器的控制信號、電感電流及切換點電壓波形。	14
圖 12. 具有錯置時間控制之同步降壓式轉換器方塊圖。	15
圖 13. 具有錯置時間控制及零電流偵測之同步降壓式轉換器之控制信號、切換點及電感電流波形。	16
圖 14. 將降壓式轉換器之主開關及同步開關以雙埠元件表示及電源級電路元件。	18
圖 15. 對照於圖 14 操作於非連續導通模式時之開關、電感之跨電壓及電流波形	18
圖 16. 電感漣波電流對應任務週期標準化後的曲線。	20
圖 17. D_1 對應於輸出電流的曲線，輸出電流是以 $0.5 \cdot I_{L-CCM}$ 做標準化， D_1 是以 CCM 的 D_1 值進行標準化。	20
圖 18. 利用(21)所表示的降壓式轉換器電源級電路操作於不連續導通模式下的小訊號模型	23
圖 19. 利用實例以電腦模擬計算降壓式轉換器操作於非連續導通模式時的低頻極點。	23
圖 20. 圖 19 中電源級電路模擬的頻率響應特性曲線。	24
圖 21. 對照圖 14 於連續導通模式時之開關、電感之跨電壓及電流波形。	26
圖 22. 操作於連續導通模式的同步降壓式電源極電路。	27
圖 23. 與(29)、(30)及(31)對應且操作於連續導通模式之降壓式電源極電路的小訊號模型。	28
圖 24. 由圖 23 簡化後的電路。	28
圖 25. 將圖 19 電路的負載調整為 300MA，電源級電路操作於連續導通模式下的頻率響應特性曲線。	29
圖 26. 圖 25 的極點頻率附近區域放大圖。	30
圖 27. 具有高速電流感測器及晶片電感之極小尺寸直流對直流降壓式轉換器的系統方塊圖。	32
圖 28. 在圖 27 中的單相電路主體之系統方塊圖[9]。	32
圖 29. 脈波寬度調變器的輸入信號及輸出信號。	33
圖 30. 加了飛輪開關的電源級電路，所有開關及電感器的跨電壓與元件電流。	34
圖 31. I_L 、 I_{NLG} 及 V_{NLG} 在虛擬連續導通模式的實際波形特性。	38

圖 32. 脈波寬度調變控制迴路方塊圖。	39
圖 33. 脈波寬度調變控制運作中主要的控制信號與電感電流波形。	40
圖 34. 輸出電流暫態響應時脈波寬度調變控制相關信號的反應。	40
圖 35. 脈波頻率調變控制迴路方塊圖。	41
圖 36. 脈波頻率調變控制運作中主要的控制信號及相關電壓與電流波形。	42
圖 37. 脈波頻率調變模式在輸出電流邊界值的操作波形。	43
圖 38. 脈波寬度調變模式控制與脈波頻率調變模式控制切換判斷流程圖。	46
圖 39. 由脈波寬度調變模式切換至脈波頻率調變模式的 D_3 函數曲線。	46
圖 40. 由脈波頻率調變模式切換至脈波寬度調變模式的操作波形說明。	47
圖 41. 能帶參考電壓產生電路。	49
圖 42. 能帶參考電壓在不同的輸入電壓條件下的模擬結果。	49
圖 43. 具有啟動電路的偏壓電流生成電路。	51
圖 44. 具有啟動電路的偏壓電流生成電路在電源開啟過程的模擬結果。	51
圖 45. 具有遲滯電壓的欠電壓栓鎖電路。	52
圖 46. 不同尺寸的反向器可以增加輸出負載驅動能力。	53
圖 47. 具有遲滯電壓的欠電壓栓鎖電路模擬結果，此設計具有 0.1V 的遲滯電壓。	54
圖 48. 具有電壓箝制(CLAMPED)特性的軟啟動電路。	55
圖 49. 開機初期誤差放大器的輸出信號與軟啟動電壓的跟隨情形。	56
圖 50. 高頻振盪器電路方塊圖。	57
圖 51. 供產生頻率信號用之電流生成電路。	58
圖 52. 振盪器充電電流在不同 VDD 條件下對溫度的模擬結果。	58
圖 53. 在圖 52 中 R4 的跨電壓在不同 VDD 條件下對溫度的變化。	59
圖 54. 產生 20MHz 信號之振盪器電路。	60
圖 55. 實際模擬的 20MHz 信號和管制充放電過程的控制信號，以及電容充放電過程的電壓波形。	60
圖 56. 可藉由改變充電電流以調整脈波寬度之單擊電路。	61
圖 57. 圖 56 單擊電路信號點模擬波形。	61
圖 58. 比較器 GCMP 電路圖。	62
圖 59. 比較器 GCMP 的遲滯曲線，VN 接參考電壓 0.6V，X 軸為 VP 電壓 Y 軸為輸出 OUT 電壓。	62
圖 60. 產生兩組反相信號的除頻電路。	63
圖 61. 除頻器電路的輸入及輸出信號。	64
圖 62. 具有時鐘信號控制的延遲型正反器。	64
圖 63. 利用下緣信號觸發的短脈波產生電路。	65
圖 64. 重置端具有優先權的簡單式設定與重置型(SR TYPE)正反器。	65
圖 65. 利用下緣信號觸發的短脈波產生電路的輸入及輸出波形。	66
圖 66. 產生 10MHz 鋸齒波信號的振盪器電路。	66
圖 67. 在圖 64 電路中的端點信號及輸出信號波形。	67
圖 68. 具有固定錯置時間功能用以驅動上橋開關 MPUG 的驅動器電路。	68

圖 69. 具有固定錯置時間功能用以驅動下橋開關 MNLG 的驅動器電路。	68
圖 70. 具有固定錯置時間功能用以驅動電感兩端跨接開關 MPMG 的驅動器電路。	69
圖 71. 產生限電流脈波信號的比較電路。	70
圖 72. 二信號輸入之多工器電路。	71
圖 73. 含有運算放大器的上橋電流偵測電路。	73
圖 74. 可偵測電源級電路上橋電流之匹配式電流偵測電路，並具有關閉時間固定定偏壓功能以提 升反應速度減短回復時間。 ``	74
圖 75. 可偵測電源級電路下橋電流之匹配式電流偵測電路，並具有關閉時間固定定偏壓功能以提 升反應速度減短回復時間。	76
圖 76. 可偵測電源級電路下橋電流之改良式電流偵測電路，並具有關閉時間固定定偏壓功能以提 升反應速度減短回復時間。	77
圖 77. 改良式下橋電流偵測電路與對稱式下橋電流偵測電路的比較波形。	78
圖 78. I_{PCCM} 電流準位補償電路，根據回授電壓大小補償 I_{PCCM} 電流準位。	80
圖 79. I_{PCCM} 電流準位補償電路的電壓電流模擬結果。	81
圖 80. 具有軟啟動功能使得輸出電壓及回授電壓平滑爬升至目標值。	82
圖 81. 脈波頻率調變模式的電感電流漣波、輸出電壓漣波及控制信號。	83
圖 82. 由脈波頻率調變模式轉為脈波寬度調變模式。	84
圖 83. 由脈波寬度調變模式轉為脈波頻率調變模式。	84
圖 84. 整體電路的晶片佈局圖。	85
圖 85. 參考電壓電路佈局圖。	86
圖 86. 振盪器電路佈局圖。	86
圖 87. 電壓栓鎖電路佈局圖。	87
圖 88. 轉導放大器與補償元件佈局圖。	87
圖 89. I_{PCCM} 補償電路與判斷電路佈局圖。	88
圖 90. 下橋電流偵測電路佈局圖。	88
圖 91. 上橋電流偵測電路佈局圖。	89

表列

表 1. 線性穩壓器、電荷泵穩壓器及直流切換式轉換器的特性比較表。	5
表 2. 在(21)所代表的開關模型等效方程式中的係數項[9]。	22
表 3. 可偵測電源級電路上橋電流之匹配式電流偵測電路組成電晶體之尺寸對照表。	75
表 4. 可偵測電源級電路下橋電流之改良式電流偵測電路組成電晶體之尺寸對照表。	77



第一章

概論

1.1 研究背景介紹

輕薄短小是現代可攜式電子產品的設計要項，小尺寸電子產品可以為人們的生活帶來更多的便利，同時也可能創造出新的生活形態及文化。

近期最熱門的可攜式電子產品非蘋果電腦所設計生產的 iPod nano™ 莫屬，圖 1 顯示 iPod nano™ 的外觀同時也標示了長、寬、厚度的尺寸，這些尺寸分別為 9 公分、4 公分及 0.65 公分，如此小的尺寸使其容易置於任何口袋而方便攜帶，可以想見要設計一款這麼小尺寸且功能多樣的可攜式電子產品其中的主動元件或是被動元件都必須選用現階段的極小尺寸元件。



圖 1. 蘋果電腦 iPod nano™ 的尺寸外觀，其長、寬、高分別為 90mm、40mm 及 6.5mm。

圖 2 為 iPod nano™ 的局部電路。系統中會有處理器、記憶體、液晶顯示器模組、解壓縮電路及音訊放大器等諸多單元，皆對電源會有不同的需求，因此根據需求會以不同種類的電源電路來滿足，其中我們標示出直流切換式電源電路，並針對電源電路部份，探討其組成元件對電路板面積的影響。在一般的直流切換式

電源電路中主要的元件有電源管理 IC、電感器、輸入電容及輸出電容。藍色標示圈選的元件為電感器，綠色標示圈選的元件為電容器，紅色標示圈選的元件為控制器或是多通道的電源管理 IC。由於電源的需求繁多，有時會選擇以多通道電源管理 IC 做為解決方案，所以有可能一個電源管理 IC 會搭配數個電感器，端看此電源管理 IC 中有幾個直流切換式電源通道。在可攜式電子產品中的電容器大多是積層陶瓷式，由於電容器所面臨的電壓都不高，一般所使用的耐電壓值較低且電容值也不大，因而體積也小。比較電源管理 IC、電感器及電容器所佔的電路板面積，電感器與電源管理 IC 所佔的電路板面積相當。但是電感器一旦與單一的降壓式或升壓式控制 IC 搭配使用，那麼電感器所佔的電路板面積通常會遠大於控制 IC 所佔的電路板面積，因為單通道控制 IC 的晶片面積不大，一般都是 SOT23, SSOP8 或 DFN[1]等小型封裝。




圖 2. iPod nano™ MP3 播放器的局部電路，藍色標示圈選的元件為電感器。




圖 3. 線性穩壓器方塊圖。




圖 4. 電荷泵穩壓器方塊圖。




圖 5. 降壓式直流切換式轉換器方塊圖。

圖 3 為線性穩壓器[2][3][4]的電路示意圖，線性穩壓器執行的是降壓轉換的任務，在不同的輸入電壓條件下，皆可維持不變的輸出電壓，主要是透過分壓電阻 R_{L1} 及 R_{L2} 將回授電壓傳回誤差放大器(error amplifier)的反向端，以調整相對應輸出大 NMOSFET 的閘極電壓。圖 4 為電荷泵穩壓器[5][6][7][8]的電路示意圖，此架構可調整輸出電壓為輸入電壓的兩倍，輸出電壓經由 R_{C1} 及 R_{C2} 分壓後傳至比較器的非反向端，與反向端的參考電壓比較以決定是否繼續切換。圖 4 中一共有四個開關與 C_S 連接，當 ϕ_1 為 Low 時 S_{11} 及 S_{12} 開啟， C_S 上的跨電壓極性如圖 4 標示，電壓大小等於 V_{DD} ，當 ϕ_2 為 Low 時 S_{21} 及 S_{22} 開啟， C_S 上端由 S_{21} 連接至 V_{DD} ， C_S 下端電壓被推升至 $2V_{DD}$ ，同時經由已開啟的 S_{22} 連接至 V_{OUT} ，操作於穩態時 C_{OUT} 的電壓會維持在 V_{OUT} ，電壓漣波大小等於比較器的遲滯(hysteresis)乘以分壓電阻所形成的倍率，此倍率等於 $(1 + R_{C1}/R_{C2})$ 。圖 5 為降壓式直流切換式轉換器[9]的電路示意圖，此電路所產生的輸出電壓也是低於輸入電壓，不論輸入電壓的變動皆能維持穩定的輸出電壓。操作方式是利用不同的切換時期對電感器儲存能量及釋放能量，並利用 R_{S1} 及 R_{S2} 分壓同時將回授電壓傳至誤差放大器的反向端，在誤差放大器的輸出端形成誤差信號並輸入後方比較器的非反向端，與比較器反向端的鋸齒波比較以產生脈波調變信號，藉以適時調整電感器儲存能量及釋放能量的切換時期大小。誤差放大器輸出端的 R_{CC} 及 C_{C1} ，在頻率領域(frequency domain)中形成一零點(zero)可以增加降壓式直流切換式轉換器的穩定度。

對於目前常用的線性穩壓器、電荷泵穩壓器及直流切換式轉換器的特性比較，整理後敘述於表 1。分析此三者電路的 MOSFET 操作模式，可以推論在轉換效率為何差異甚大，轉換效率的定義如下：

$$\eta = \frac{P_{OUT}}{P_{IN}} = \frac{V_{OUT} \cdot I_{OUT}}{V_{IN} \cdot I_{IN}}$$

P_{OUT} 是輸出端的功率， P_{IN} 是輸入端的功率，其值為 P_{OUT} 與功率耗損的總和。根據 MOSFET 的操作模式來看，線性穩壓器的功率耗損是三者中最大的，電荷泵穩壓器及直流切換式轉換器分別透過對電容器及電感器儲存能量及釋放能量以進行電壓轉換，在切換的過程 MOSFET 打開時是操作於三極體區(triode region)，其源(source)-汲(drain)電壓非常小因此導通耗損極小，線性穩壓器的 MOSFET 一直處於導通狀態，而且是操作飽和區(saturation region)，使得導通耗損極大，此特性使線性穩壓器的轉換效率一般不高於 70%。

表 1. 線性穩壓器、電荷泵穩壓器及直流切換式轉換器的特性比較表。

	線性穩壓器	電荷泵穩壓器	直流切換式轉換器
轉換效率	差	佳	佳
功率耗損	大	小	小
輸出電流能力	中等	小	大
電路架構	簡單	簡單	較複雜
電壓轉換	降壓	升壓	降壓、升壓
暫態反應	快	中等	中等
輸出漣波電壓	小	大	中等
操作方式	線性	切換式	切換式
雜訊大小	佳	中等	差
外部元件	電容器	電容器	電容器、電感器
印刷電路板面積	小	小	大
整體價格	便宜	便宜	較昂貴

電荷泵穩壓器通常應用於小電流及升壓的場合，其電流輸出能力受限於切換電容器(switching capacitor)的大小，如圖 4 中的 C_S ，雖然換上較大的切換電容器可以提升其電流輸出能力，但是增加的 RC 時間常數也會對其充放電能力產生限制。由於線性穩壓器的線性控制特性，使其沒有切換雜訊的困擾，也沒有輸出漣波電壓，特別適用於低雜訊需求的系統，線性穩壓器的電路特性使得頻寬設計得以大於其他二類穩壓器，這在輸出電流常劇烈變化的應用中更能發揮快速的暫態反應能力。直流切換式轉換器需要較多的外部元件，使其整體電路價格較為昂貴，而電壓轉換所需的電感器讓此類電路必須付出較大電路板面積。



1.2 研究動機

一般同步降壓式直流轉換器的電源級組成含有輸入電容器、上橋 MOSFET、下橋 MOSFET、電感器及輸出電容器，在低功率電源 IC 的領域，由於不會有太大的溫度效應需要顧慮，因此上橋 MOSFET 及下橋 MOSFET 是可以直接實現在與控制電路相同的晶片上以節省電路板面積，輸入電容器及輸出電容器可以使用小尺寸的積層陶瓷電容器，唯獨電感的尺寸降低的程度很有限，所以若能將電感器也實現在與控制電路相同的晶片更能有效縮小電源電路的電路板面積。

在 RF 電路的研究普遍的將共振電感實現在矽晶片[10][11][12][13]，於矽晶片上實現的電感器其值都不大，過去的研究提出利用多金屬層(multi metal layers)的積體電路製程，模仿繞線電感器的概念在矽晶片上畫出繞線圖案，並將各金屬層的圖案層層相疊，並利用貫孔(via)依序連接，如此除了圖案本身所具有的電感可茲利用，各層電感圖案之間所產生的互感(mutual inductance)也使整體電感器的電感值得以提升，根據研究結果一個五層金屬層結構的電感器大概可以得到 200nH 至 300nH 的電感值。

在 Intel 所作的研究裡[14][15][16]，利用僅數 nH 的空氣芯(air core)電感器擔任電源級的功率電感器(power inductor)，控制迴路是利用比較器配合可調整高低值的參考電壓達成遲滯控制，以高達 100MHz 至 600MHz 的切換頻率進行控制，研究中更以 4 相(phase)電路配合以增加輸出電流能力，使之具有高達 300mA 的輸出。由於遲滯控制是屬於非線性的控制方法，沒有使用到誤差放大器，電路中不需要設計補償，再者此研究個案是利用 90nm 的製程實現電路，諸如比較器等電路元件的延遲減少，使得整體速度得以提升而可與數 nH 的電感及數 nF 的電容搭配操作。

綜觀前人的研究，利用矽晶片上所製作的電感器作為直流切換式轉換器中的功率電感器是值得嘗試的，考慮擁有 6 層金屬層的 0.18 μm 製程可以實現 200nH 至 300nH 的電感值，此等電感值約為目前所常用的電感值的十分之一，若將現有的切換頻頻提升十倍以上，搭配此晶片電感也可以用線性控制的方法實現，對於電路板面積的縮小有相當大的益處，。對於增強輸出電流能力，利用增加電路相數的方式可以有效增加最大輸出電流。

1.3 論文概述

第二章中主要簡單介紹電壓模式的直流降壓式轉換器，當中會討論同步式直流降壓式轉換器與非同步式直流降壓式轉換器，及其架構上的差異。從直流轉換器的電感電流形態的觀點，將討論連續導通模式(continuous conduction mode)及不連續導通模式(discontinuous conduction mode)的特性，當然會包括其直流電壓轉換特性及，並以小訊號模型討論電源極電路操作在兩種不同電感電流形態下於頻率領域中會呈現何種差異。

第三章的內容將著重在說明本論文所研究電路的系統架構，並會接著進行此電路的理論分析。其後將一一介紹電路中所使用的脈波寬度調變控制法與脈波頻率調變控制法。切換於此兩種控制法的偵測方法將被提出來說明。後續會根據前面討論的電路架構進行電路行為模式的模擬分析，並說明設計中的考慮要項。

在第四章會針對電路中重要的子電路進行分析與說明，並對整體電路模擬結果進行探討。關於本研究的結果將於第五章中進行說明，同時提出本研究目前所遇到的難題及可能的解決方法，以供後續研究參考。



第二章

回顧電壓模式降壓式直流轉換器

2.1 電壓模式之降壓式轉換器

圖 6 中顯示了電壓模式直流-直流降壓式轉換器的整體架構。虛線內部標記出控制電路，虛線外部則是電源級電路(power stage)；電源級電路中包括了輸入電容、輸出電容、主開關(main switch)、同步開關(synchronous switch)及電感器(inductor)等元件，輸出電壓端有一適當比例的電阻分壓器將輸出電壓端資訊回饋至錯誤放大器(error amplifier)的反向輸入端，內部的參考電壓輸入於錯誤放大器的非反向輸入端，並與前述的回授電壓透過錯誤放大器運算於其輸出端產生錯誤信號。錯誤信號與鋸齒波(Saw-tooth ramp)分別輸入於週期比較器(duty comparator)的非反向輸入端及反向輸入端，週期比較器比較此二信號的差異在其輸出端產生對應的週期信號並輸入至控制邏輯電路，經由邏輯電路適當的處理產生脈波寬度調變(PWM)至驅動器(driver)。系統中的同步脈波信號(synchronous clock signal)及鋸齒波皆由振盪器(oscillator)所產生。

一個單擊電路(one shot circuit)產生所需的同步脈波信號任務週期(duty)，由於此任務週期僅用於觸發控制邏輯電路以啟動每一個切換週期(switching cycle)，在切換週期起點同步脈波信號會重置控制邏輯電路及打開電源級中的主開關，一般選用 PMOSFET 作為電源級的主開關。電源級的主開關及同步開關在同一段時間僅會有一方開啟，在開關開啟及關閉瞬間必須要靠固定錯置時間控制(fixed dead time control)機制來維持，圖 4 中將說明此機制的運作。

圖 7 中驅動器輸出 V_{UG} 及 V_{LG} 信號分別推動 M_{PUG} 及 M_{NLG} ，由於 M_{PUG} 為 PMOSFET 而 M_{NLG} 為 NMOSFET，因此 V_{UG} 及 V_{LG} 為相同邏輯狀態，故在低轉高及高轉低的轉換狀態過程需有錯置時間控制以免 PMOSFET 及 NMOSFET 同時導通。 t_{df} 標示為控制信號下降過程的錯置時間，起點始於當 V_{LG} 下降並到達 NMOSFET 的障蔽電壓(threshold voltage)，終點止於 V_{UG} 下降並到達 V_{DD} 減掉 PMOSFET 的障蔽電壓。反之將前述的起點及終點互換可定義控制信號上升過程的

錯置時間 t_{dr} 。錯置時間的設置可避免電源級的開關同時導通並產生短暫的短路電流以提升轉換器的整體效率。




圖 6. 傳統電壓模式降壓轉換器的系統方塊圖。




圖 7. 說明具有固定錯置時間及控制緩衝器的驅動器應用於降壓轉換器。

2.2 非同步降壓式轉換器

非同步降壓轉換器的電源級中僅有一個主開關用於切換操作，同步開關則被二極體取代，一般選用 Schottky 二極體供系統使用，主要是著眼於 Schottky 二極體具有較一般二極體低的順向導通電壓(forward voltage)，其值約為 0.2V 至 0.3V，此外 Schottky 二極體同時有快速切換的特性非常適用於電壓轉換器的應用。

圖 8 顯示非同步降壓式轉換器的控制信號、電感電流及切換點電壓波形。UG 是用於開啟及關閉 M_1 的控制信號，當 UG 下降至 V_{DD} 減一個 PMOSFET 的障蔽電壓時將開啟 M_1 ，此時電流由 V_{IN} 流經 M_1 及 L_1 到達 V_{OUT} 端同時對 L_1 儲存能量。因為 M_1 開啟時其導通電阻值很小，所以 M_1 導通期間 V_{LX} 趨近於 V_{DD} 。當 UG 上升至 V_{DD} 減一個 PMOSFET 的障蔽電壓之上時， M_1 將被關閉同時 L_1 上的電感電流從 GND 開始流經 D_1 及 L_1 到達時時 V_{OUT} 端， D_1 在 M_1 關閉時適時形成新的電流迴路，釋放電感中儲存的能量並保持電感電流連續不間斷。




圖 8. 非同步降壓式轉換器簡圖。

非同步降壓轉換器所使用的控制機制相當簡化而且不需要錯置時間控制，原因是只有 M_1 需要被控制，當 M_1 被關閉之後，電感電流透過 D_1 向 V_{OUT} 放電同時 V_{LX} 由 V_{DD} 下降至負一個二極體的順向偏壓。其缺點是 Schottky 二極體導通時的導通損失增加使得整體效率減少。




圖 9. 非同步降壓式轉換器的控制信號、電感電流及切換點電壓波形。



2.3 同步降壓式轉換器

同步降壓式轉換器的架構如圖 10 所示，此架構的電源級電路具有兩個切換開關與非同步降壓式轉換器僅有一個切換開關有所不同，因此同步降壓式轉換器需要兩組控制信號分別開啟及關閉 M_1 和 M_2 。因此同步降壓式轉換器需要錯置時間控制以避免 M_1 及 M_2 在切換瞬間同時導通。若 M_1 及 M_2 同時導通會產生大電流形成無謂的功率耗損，同時也使 M_1 及 M_2 的使用壽命折損。所以加入適當的錯置時間有助於改善這兩件問題。圖 8 標示了控制信號 UG 及 LG 還有切換點電壓 V_{LX} 和電感電流 I_L 的波形，從 V_{LX} 的波形可以觀察錯置時間控制所產生的變化。當 UG 關閉 M_1 且 LG 尚未開啟 M_2 的間隔，是上升段的錯置時間 t_{d1} 。在 t_{d1} 期間 V_{LX} 由接近 V_{DD} 的電位降至 $-V_D$ ，因為當 M_1 關閉且 LG 尚未開啟 M_2 ，電感電流必須藉由新的迴路保持連續，此時 M_2 的寄生二極體自然形成替代迴路供電感電流流動。由於 M_2 源級的電位接地，所以 LX 的電位必然比地電位低 V_D 。反之當 LG 關閉 M_2 且 UG 尚未開啟 M_1 的間隔，是下降段的錯置時間 t_{d2} 。在 t_{d2} 期間 V_{LX} 由接近地電位上升至 $V_{DD}+V_D$ 。因為在前一狀態電感電流是由 V_{OUT} 流經 L_1 及 M_2 到地，故當 M_2 關閉且 UG 尚未開啟 M_1 ，電感電流為保持連續必須借道 M_1 的寄生二極體建立替代迴路，使得 LX 的電位比 V_{DD} 高 V_D 。

對於電感電流在 t_{d2} 期間借道 M_1 的寄生二極體的特殊情況，我們可以解析輸出電流的負載狀況幫助瞭解。圖 11 中的 I_L 波形在 M_2 導通時期持續遞減一度由正值轉為負值，此情況是發生在輸出電流條件為輕載。因為控制電路中並無偵測電感電流為零即關閉 M_2 的機制，所以不論輸出電流條件為輕載或重載，電感電流的漣波大小都不變。控制電路中不含零電流偵測(Zero Current Detection)減少電路複雜度，電感電流保持於連續導通模式也使系統的暫態響應(Transient Response)優於非連續導通模式，上述為此電路架構的優點。

另外電感電流在 t_{d2} 期間會反灌回 V_{DD} 又有所顧慮，必需考量 V_{DD} 端是否有吃載(sink)能力。而電感電流在輸出電流條件為輕載且 M_2 導通會由正轉為負，表示原本傳送到輸出端的能量有部份不但未被利用還被釋放，這對效率是很大的傷害。一個具有零電流偵測功能且被設計以非連續導通模式操作在輕載的同步降壓式轉換器可改善上述缺點。

圖 12 為具有零電流偵測功能且可以非連續導通模式操作在輕載的同步降壓式轉換器的方塊圖。產生非連續導通模式的信號控制流程如同圖 12 中的藍色線段所示。假設此電路操作於足夠小的負載，那麼電感電流的漣波就會有部分在負電流區如圖 11 的波形，此時零電流偵測比較器會將 M_2 導通期間的 LX 電壓與 $-V_{THZ}$ 比較，一旦電感電流夠小使得 LX 電壓大於 $-V_{THZ}$ ，零電流偵測比較器送出正邏輯信號至 D 形正反器的設定輸入端，SR 型正反器的輸出送出指示位元至控制邏輯電路使之產生關閉 M_2 的信號給驅動器，直至驅動器關閉 M_2 後，電感上的電流為零，

此時 LX 的電壓等同 V_{OUT} ，LX 等信號的詳細波形描繪於圖 13 中，根據開關得狀態可分為三個區段討論。




圖 10. 同步降壓式轉換器簡圖。




圖 11. 同步降壓式轉換器的控制信號、電感電流及切換點電壓波形。

第一區段是僅 M_1 導通的區段，此時電感電流上升且 V_{LX} 相當接近 V_{DD} 。第二區段是僅 M_2 導通的區段；此區段起點恰是 PWM 轉態為低邏輯準位，驅動信號轉換的過程會加入錯置時間 t_{d1} ，在 t_{d1} 中電感電流藉由 M_2 的寄生二極體導通，因此

V_{LX} 此刻為 $-V_D$ ，待 t_{d1} 結束才由 M_2 的導通電阻與電感電流乘積決定同時電感電流轉而下降。第三區段是 M_1 及 M_2 皆不通導的區段；此區段起點為電感電流下降至 I_{DET} ，使得 V_{LX} 高於 $-V_{THZ}$ ，零電流比較器設定 SR 型正反器使之送出指示位元至邏輯電路，再由驅動器關閉 M_2 ，從感應 V_{LX} 至關閉 M_2 歷經 t_{rsp} 的電路反應時間，之後會再歷經一段錯置時間 t_{d2} ，此錯置時間的目的是在操作於連續導通模式時避免兩個開關同時導通；此處設計上有一個考量，通常希望 M_2 關閉後尚有殘餘不為零的電感電流，所以殘餘電感電流同樣經 M_2 的寄生二極體導通至 V_{OUT} ，所以 V_{LX} 同樣等於 $-V_D$ 。此作法的目的是不希望 M_2 關閉後的電感電流為負值，這現象代表好不容易傳至 V_{OUT} 的電荷無端被浪費，其對效率的打擊遠大於電感電流 M_2 的寄生二極體所造成的損失。第三區段結束於陣盪器送出重置信號，重置信號會解除 SR 型正反器的指示位元使 PWM 信號有效，因此上述三個區段在非連續導通模式能夠週而復始運作。




圖 12. 具有錯置時間控制之同步降壓式轉換器方塊圖。




圖 13. 具有錯置時間控制及零電流偵測之同步降壓式轉換器之控制信號、切換點及電感電流波形。



2.4 非連續導通模式

在 2.2 節及 2.3 節已討論過同步降壓式轉換器與非同步降壓式轉換器，兩者是根據電源級電路的拓樸結構區分。在談論操作部分也提過連續導通模式及非連續導通模式，此二者是以電感電流的導通形態作區分。在本節與 2.5 節將分別討論連續導通模式及非連續導通模式之直流電壓轉換及小信號模型，小信號模型的推導可以提供設計者有關電源級電路的頻率特性[9]，[17]-[20]，使得電路設計者能夠在電路設計時一併考慮整體系統的穩定度。

2.4.1 非連續導通模式之直流電壓轉換

切換式直流轉換器在設計上需要一組分壓電阻，將輸出電壓依比例降壓，再回傳至控制器的輸入端，藉由控制手段將輸出電壓穩定在設定值，同時達到其他的規格要求。不論是在何種模式下操作，電壓轉換比都是重要的特徵參數。

以下介紹降壓式直流轉換器操作在非連續導通模式下的直流電壓轉換比。首先將降壓式直流轉換器的電源級電路整理並標示如圖 14，使用雙埠元件取代主開關及同步開關，並定義好各元件的跨電壓極性及電流方向。圖 14 所定義的跨電壓及元件電流波形標示於圖 15。利用 volt-seconds balance 關係， $d_1 T_S$ 及 $d_2 T_S$ 個別與 $V_L(t)$ 乘積是相等的，可得到 V_{IN} 與 V_{OUT} 的關係如下：

$$\frac{V_{OUT}}{V_{IN}} = \frac{d_1}{d_1 + d_2} \quad (1)$$

週期 T_S 的總和為 $(d_1 + d_2 + d_3)$ ，可以預期當負載電流變化時， d_1 、 d_2 及 d_3 的比例會重新調整。此時操作於非連續導通模式下的電感電流的峰值可以標示如(2)：

$$I_{PK} = \frac{(V_{IN} - V_{OUT}) \cdot d_1 \cdot T_S}{L} \quad (2)$$

電感電流在 d_1 及 d_2 區間所圍的面積表示在一個週期內傳至 V_{OUT} 的電荷總量，在考慮在一個週期內在 V_{OUT} 處由負載電流 I_{OUT} 所消耗的電荷總量，此電荷總量等於傳至 V_{OUT} 的電荷總量。而一個週期內傳至 V_{OUT} 端的電荷總量會等於該週期中電感電流所圍成的面積，故可以整理出(3)的對等關係，(3)左側是由負載電流 I_{OUT} 所消耗的電荷總量，右側是電感電流圍成的面積所代表的電荷總量。

$$I_{OUT} \cdot T_S = \frac{(d_1 + d_2) \cdot T_S}{2} \cdot I_{PK} \quad (3)$$

接下來還必須要討論電感漣波電流的最大值。(4)是描述電感器兩端跨電壓的恆等式，當電壓轉換器操作於連續導通模式下，輸入電壓及輸出電壓的關係如(1)所示，此時 d_3 為零，同時考慮(1)及(3)可以找出電感漣波電流的大小，經過標準化後的電感漣波電流對應任務週期的曲線就如圖 16 所示。

$$V_L = L \frac{di_L}{dt} \quad (4)$$

圖 16 說明瞭在降壓式轉換器的任務週期為 50%時有最大的電感漣波電流，即使更換不同的電感值也會有相同的結果。將 $d_1=0.5$ 代入(1)後將其結果代回(2)可重新改寫(2)如下：

$$I_{L-\max} = \frac{V_{IN} \cdot T_S}{4L} \quad (5)$$

接著將(2)代入(3)後整理，並根據(5)的結果可以改寫 I_{OUT} 的關係。

$$I_{OUT} = d_1 \cdot d_2 \cdot \frac{V_{IN} \cdot T_S}{2L} = 2 \cdot d_1 \cdot d_2 \cdot I_{L-\max} \quad (6)$$

利用(6)的資訊得到的 d_2 表示式，同時將 d_2 表示式代回(1)，可得到非連續導通模式的輸出電壓對輸入電壓的表示式(7)，是由 d_1 及輸出電流大小所描述。

$$\frac{V_{OUT}}{V_{IN}} = \frac{(d_1)^2}{(d_1)^2 + \frac{I_{OUT}}{2 \cdot I_{L-\max}}} \quad (7)$$

進一步整理出 d_1 的表示式(8)，有助於觀察輸出電流增加時 d_1 會產生的對應變化。

$$d_1 = \sqrt{\frac{V_{OUT}}{V_{IN} - V_{OUT}} \cdot \frac{I_{OUT}}{2 \cdot I_{L-\max}}} \quad (8)$$

圖 17 中的曲線描述當輸出電流增加時 d_1 的變化情況，藍色區域為操作於非連續導通模式，紅色區域為操作於連續導通模式，兩個模式的分界點為當輸出電流等於 $0.5 \cdot I_{L-CCM}$ I_{L-CCM} 為操作於連續導通模式時的電感漣波電流，利用(4)的關係並將(1)與(5)代入(4)中，可以找出 I_{L-CCM} 並用 $I_{L-\max}$ 來表示，其關係如(9)所示。

$$I_{L-CCM} = 4(1-d_1) \cdot d_1 \cdot I_{L-\max} \quad (9)$$

此時 d_1 等於 V_{OUT}/V_{IN} 。根據(8)的描述當輸出電流增加時 d_1 會跟著增加，但是增加的程度在初期時較大，直到 $0.5 \cdot I_{L-CCM}$ 時才停止增加，此時電感電流進入連續導通模式。




圖 16. 電感漣波電流對應任務週期標準化後的曲線。




圖 17. d_1 對應於輸出電流的曲線，輸出電流是以 $0.5 \cdot I_{L-CCM}$ 做標準化， d_1 是以 CCM 的 d_1 值進行標準化。

2.4.2 非連續導通模式之小訊號模型

在討論小訊號模型前，重新定義在圖 14 中的電壓電流符號如(10)：

$$\begin{aligned}
 d_1 &= D_1 + \hat{d}_1 \\
 \langle V_1(t) \rangle_{T_s} &= V_1 + \hat{v}_1(t) \\
 \langle I_1(t) \rangle_{T_s} &= I_1 + \hat{i}_1(t) \\
 \langle V_2(t) \rangle_{T_s} &= V_2 + \hat{v}_2(t) \\
 \langle I_2(t) \rangle_{T_s} &= I_2 + \hat{i}_2(t)
 \end{aligned} \tag{10}$$

等式左邊為週期 T_s 裡的信號本身，等式右邊第一項為該信號的直流成分，等式右邊第二項為該信號的交流成分。根據 volt-second balance 圖 15 中的 $V_L(t)$ 與時間的加權總合為零，以(11)表示：

$$\langle V_L(t) \rangle_{T_s} = d_1 \cdot \langle V_{IN}(t) \rangle_{T_s} - \langle V_{OUT}(t) \rangle_{T_s} + d_2 \cdot (-\langle V_{OUT}(t) \rangle_{T_s}) + d_3 \cdot 0 = 0 \tag{11}$$

將(11)改寫後可得到 d_2 為

$$d_2 = d_1 \cdot \frac{\langle V_{IN}(t) \rangle_{T_s} - \langle V_{OUT}(t) \rangle_{T_s}}{\langle V_{OUT}(t) \rangle_{T_s}} \tag{12}$$

根據圖 15 的波形可以將圖 14 中所示開關網路的開關電流和跨電壓分述如下：

$$\langle V_1(t) \rangle_{T_s} = (1-d_1) \cdot \langle V_{IN}(t) \rangle_{T_s} - \langle V_{OUT}(t) \rangle_{T_s} + d_2 \cdot \langle V_{OUT}(t) \rangle_{T_s} \tag{13}$$

$$\langle V_2(t) \rangle_{T_s} = d_1 \cdot \langle V_{IN}(t) \rangle_{T_s} + (1-d_1-d_2) \cdot \langle V_{OUT}(t) \rangle_{T_s} \tag{14}$$

$$\langle I_1(t) \rangle_{T_s} = \frac{(d_1)^2 \cdot \langle V_{IN}(t) \rangle_{T_s} \cdot T_s}{2 \cdot L} \tag{15}$$

$$\langle I_2(t) \rangle_{T_s} = \frac{d_1 \cdot d_2 \cdot \langle V_{IN}(t) \rangle_{T_s} \cdot T_s}{2 \cdot L} \tag{16}$$

將(12)代入(13)及(14)中整理後如下：

$$\langle V_1(t) \rangle_{T_s} = \langle V_{IN}(t) \rangle_{T_s} - \langle V_{OUT}(t) \rangle_{T_s} \quad (17)$$

$$\langle V_2(t) \rangle_{T_s} = \langle V_{OUT}(t) \rangle_{T_s} \quad (18)$$

將(12)、(17)及(18)代入(15)及(16)中整理後如下：

$$\langle I_1(t) \rangle_{T_s} = \frac{(d_1)^2 \cdot (\langle V_1(t) \rangle_{T_s} + \langle V_2(t) \rangle_{T_s}) \cdot T_s}{2 \cdot L} \quad (19)$$

$$\langle I_2(t) \rangle_{T_s} = \frac{(d_1)^2 \cdot T_s \cdot (\langle V_1(t) \rangle_{T_s} + \langle V_2(t) \rangle_{T_s}) \cdot \langle V_1(t) \rangle_{T_s}}{2 \cdot L \cdot \langle V_2(t) \rangle_{T_s}} \quad (20)$$

再將(10)代入(19)及(20)中去除高階非線性項後按照(21)[1]的格式敘述，(21)中的係數紀錄於如表 2：

$$\begin{aligned} \hat{i}_1 &= \frac{\hat{v}_1}{r_1} + \hat{j}_1 \cdot \hat{d}_1 + g_1 \cdot \hat{v}_2 \\ \hat{i}_2 &= -\frac{\hat{v}_2}{r_2} + \hat{j}_2 \cdot \hat{d}_1 + g_2 \cdot \hat{v}_1 \end{aligned} \quad (21)$$

表 2. 在(21)所代表的開關模型等效方程式中的係數項[9]。

Switch network	g_1	j_1	r_1	g_2	j_2	r_2
Buck	$\frac{1}{R_e}$	$\frac{2 \cdot (1-M) \cdot V_1}{D_1 \cdot R_e}$	R_e	$\frac{2-M}{M \cdot R_e}$	$\frac{2 \cdot (1-M) \cdot V_1}{D_1 \cdot M \cdot R_e}$	$M^2 \cdot R_e$

在表 2 中的參數中， R_e 為圖 14 埠 1 的等效阻值，其值[1]為 $\frac{2L}{(d_1)^2 \cdot T_s}$ ， M 為降壓式轉換器電路的電壓轉換式，為(7)的等效表示式，其關係[1]如下：

$$M = \frac{2}{1 + \sqrt{1 + 4R_e/R}} \quad (22)$$

R 為輸出等效負載，也等於 V_{OUT}/I_{OUT} 。




圖 18. 利用(21)所表示的降壓式轉換器電源級電路操作於不連續導通模式下的小訊號模型。

圖 18 中的 R 為輸出等效負載，C 為輸出電容。由於電源級電路操作於非連續導通模式的特性具有一個低頻極點與高頻極點，根據圖 18 及表 2 所示的值並將圖 18 的電感器短路，求出 $\hat{v}_{OUT} / \hat{d}_1$ 的轉移函數，可以找到轉移函數中的低頻極點為：

$$\omega_p = \frac{2 - M}{(1 - M) \cdot R \cdot C} \quad (23)$$

在計算(23)的時已先忽略了電感器的效應，因此(23)的計算值與模擬值應會有一些誤差，以下我們設計一個實例比較(23)所計算的低頻極點與以電腦模擬計算出的低頻極點的誤差。




圖 19. 利用實例以電腦模擬計算降壓式轉換器操作於非連續導通模式時的低頻極點。



圖 20. 圖 19 中電源級電路模擬的頻率響應特性曲線。

圖 19 為此實例的電路圖，相關規格為輸入電壓為 3.3V、輸出電壓為 2.5V、輸出負載大小為 30mA、輸入及輸出電容為 $10\ \mu\text{F}$ 、電感值等於 $4.7\ \mu\text{H}$ 、切換頻率為 1MHz。由(23)所計算出的低頻極點為 960.8Hz，圖 20 則表示模擬的低頻極點為 763.5Hz，由於 x 軸為對數刻度，200Hz 左右的誤差在對數刻度上仍然是相當接近的，因此(23)還是可以提供方便快速而且有相當精準度的估算值。

2.5 連續導通模式

在 2.4 節已討論過非連續導通模式的相關特性。在本節中將討論連續導通模式之直流電壓轉換及小信號模型，小信號模型的特徵與非連續導通模式有所不同，連續導通模式的電源級電路頻率特性相較於非連續導通模式更不易補償 [21]-[24]，這使得電路設計者必須要有更佳的设计對策方能維持系統整體的穩定度。

2.5.1 連續導通模式之電壓轉換

當降壓式轉換器的輸出電流為重載時，會操作於連續導通模式。在 2.4.1 節中提到當輸出電流大於 $4(1-d_1) \cdot d_1 \cdot I_{L\text{-max}}$ 時，電感漣波電流不再變大，由於在輸出電流需求增加的同時， d_1 與 d_2 不斷的同步增加，直到輸出電流增加至非連續導通模式與連續導通模式的邊界， d_1 與 d_2 也蠶食了 d_3 ，因此整個切換週期恰好被 d_1 與 d_2 按對應的電感器上的跨電壓來分配。

圖 18 表示了操作於連續導通模式下的電壓電流波形，觀察 $I_L(t)$ 與 $V_L(t)$ 的波形，在 d_1T_S 與 d_2T_S 區間電感器的跨電壓分別為 $(V_{IN}-V_{OUT})$ 及 $(-V_{OUT})$ ，因此 d_1T_S 與 d_2T_S 區間所對應的電感漣波電流有不同的上升與下降斜率，所以在 d_1T_S 區間我們

根據(4)找出電感漣波電流的值為 $\frac{(V_{IN}-V_{OUT})}{L} \cdot d_1 \cdot T_S$ ，同理在 d_2T_S 區間也可以得到

電感漣波電流為 $\frac{V_{OUT}}{L} \cdot d_2 \cdot T_S$ ，由於是表示電流的大小，故不必標示跨電壓的極性。

如圖 18 所示這兩組值是相等的，整理後如下所示：

$$\frac{V_{OUT}}{V_{IN}} = \frac{d_1}{d_1 + d_2} = d_1 |_{(d_1+d_2)=1} \quad (24)$$

當降壓式轉換器操作於連續導通模式時，其脈波寬度調變信號的比例會等於 V_{OUT}/V_{IN} ，理論上會維持此比值不變，若考慮實際電壓轉換的功率耗損時，控制電路會進一步做微量調整，此部分將留待 3.3 節中討論。




圖 21. 對照圖 14 於連續導通模式時之開關、電感之跨電壓及電流波形。

2.5.2 連續導通模式之小訊號模型

這一節的內容將針對連續導通模式的同步降低式電源極電路進行小訊號的分析。考慮圖 22 中的電路，由於負載增大使得電源極電路操作在連續導通模式， R 為電源極電路的電阻性負載，在連續導通模式中週期 T_s 被分為 d_1 及 $(1-d_1)$ 兩個區間，輸入電流僅在區間 d_1 有流通在區間 $(1-d_1)$ 截止。在區間 d_1 中電感器的跨電壓為 $(V_{IN}-V_{OUT})$ ，在區間 $(1-d_1)$ 中電感器的跨電壓為 $(-V_{OUT})$ ，輸出電容器的電流在週期 T_s 中皆是 $[i-(V_{OUT}/R)]$ 。因此我們可以把在週期 T_s 的輸入電流平均值、電感電壓平均值及輸出電容電流平均值描述如(25)、(26)及(27)：




圖 22. 操作於連續導通模式的同步降壓式電源極電路。

$$\langle I_{IN} \rangle_{T_s} = \langle i \rangle_{T_s} \cdot d_1 \quad (25)$$

$$L \cdot \frac{d\langle i \rangle_{T_s}}{dt} = (\langle V_{IN} \rangle_{T_s} - \langle V_{OUT} \rangle_{T_s}) \cdot d_1 + (-\langle V_{OUT} \rangle_{T_s}) \cdot (1-d_1) \quad (26)$$

$$C \cdot \frac{d\langle V_{OUT} \rangle_{T_s}}{dt} = \left(\langle i \rangle_{T_s} - \frac{\langle V_{OUT} \rangle_{T_s}}{R} \right) \quad (27)$$

電路中的各參數的平均值可以標示如(28)：

$$\begin{aligned} d_1 &= D_1 + \hat{d}_1 \\ \langle V_{IN} \rangle_{T_s} &= V_{IN} + \hat{v}_{IN}(t) \\ \langle V_{OUT} \rangle_{T_s} &= V_{OUT} + \hat{v}_{OUT}(t) \\ \langle i \rangle_{T_s} &= I + \hat{i}(t) \\ \langle I_{IN} \rangle_{T_s} &= I_{IN} + \hat{i}_{IN}(t) \end{aligned} \quad (28)$$

接著將(28)代回(25)、(26)及(27)將非線性項去除，整理後如(29)、(30)及(31)，圖 23 是對應於(29)、(30)及(31)的小訊號模型，(31)的等號左側唯一項與等號右側第二項由第一個變壓器左側的元件代表，(31)的等號右側第一項與(29)的等號右側第一項則描述第一個變壓器的圈數比。(29)的等號左側唯一項與(29)的等號右側第三項由第一個變壓器與第二個變壓器之間的元件表示。(29)的等號右側第二項與(30)等號右側第一項則描述第二個變壓器的圈數比。(30)的等號左側唯一項與(30)的等號右側第二項則由第二個變壓器右側的元件表示。

$$L \cdot \frac{d\langle \hat{i}(t) \rangle_{T_s}}{dt} = D_1 \cdot \hat{v}_{IN}(t) - \hat{v}_{OUT}(t) + V_{IN} \cdot \hat{d}_1 \quad (29)$$

$$C \cdot \frac{d\langle \hat{v}_{OUT}(t) \rangle_{T_s}}{dt} = \hat{i}(t) - \frac{\hat{v}_{OUT}(t)}{R} \quad (30)$$

$$\hat{i}_{IN}(t) = D_1 \cdot \hat{i}(t) + I \cdot \hat{d}_1 \quad (31)$$




圖 23. 與(29)、(30)及(31)對應且操作於連續導通模式之降壓式電源極電路的小訊號模型。

為了能夠計算圖 23 電路中我們感興趣的轉移函數，必須要將電路化簡，利用變壓器的圈數比的轉換關係，首先將第一個變壓器左側的元件移至第一個變壓器右側，如此就去除了第一個變壓器。接下來第二個變壓器左側的所有元件再一次的轉換至第二個變壓器右側，又可以將第二個變壓器拿掉。當兩個變壓器都去除後的電路可以表示於圖 24。




圖 24. 由圖 23 簡化後的電路。

依據圖 24 的電路，令 $\hat{v}_{IN}(t)$ 及 $\hat{i}(t)$ 為零，可以求出控制信號 \hat{d}_1 對輸出電壓 $\hat{v}_{OUT}(t)$ 的轉移函數：

$$\frac{\hat{v}_{OUT}(t)}{\hat{d}_1} = \frac{V_{OUT}}{D_1} \cdot \frac{1}{\frac{S^2}{(L \cdot C_{OUT})^{-1}} + S \cdot \frac{L}{R} + 1} \quad (32)$$

(32)的分母的解為一對共軛複數根，因此降壓式轉換器操作於連續導通模式時，其電源極電路的頻率響應在低頻時會有一對重疊極點，由於相位在此對極點頻率附近衰減很快，對整體轉換器電路的穩定度是很大的挑戰，圖 24 電路適合用來與補償搭配以評估系統穩定度。

對(32)的分母進行求解，得到的極點頻率為 $\frac{1}{2\pi \cdot \sqrt{L \cdot C_{OUT}}}$ ，利用圖 19 的例子可以計算出極點頻率為 23.22KHz，將圖 19 電路中的負載電流 I_1 的大小調整為 300mA，使此電路操作於連續導通模式，再重新模擬得到如圖 25 的結果。圖 25 的上方頻道(channel)表示為圖 19 電源級電路的增益曲線，下方頻道表示為圖 19 電源級電路的相位曲線，藉由遊標量測得到模擬出連續導通模式的極點頻率為 23.392KHz，此極點對應的相位角為-92.8 度。將圖 25 的極點頻率附近放大如圖 26，重新將遊標拉至相位角為-90.16 度的位置，新對應的極點頻率為 23.3KHz 與計算值相當接近，因此(32)在設計過程中可以提供不錯的極點頻率估計值。




圖 25. 將圖 19 電路的負載調整為 300mA，電源級電路操作於連續導通模式下的頻率響應特性曲線。




圖 26. 圖 25 的極點頻率附近區域放大圖。



第三章

整體電路架構及控制模式

3.1 電路系統架構

本論文提出的降壓式直流轉換器電路具有小巧的尺寸，快速的操作頻率及補償器內含，極少的外部元件，並利用晶片製程實現轉換器電源級電路所需的電感器，和具有兩相電路的架構。電路操作特性為電壓模式，並控制電源級電路操作於虛擬連續導通模式[25]-[26]，以簡化補償器設計並擁有較小的輸出漣波電壓。

圖 27 為前述電路的系統方塊圖，此電路可以先分為內部電路與外部電路。藍色虛線圈選部分為外部電路，此部份僅有輸入電容、輸出電容及軟起動(soft start)電容，由於使用的電容值不大這三顆元件都可以使用小尺寸的積層陶瓷電容。內部電路又可以再區分為共用電路及非共用電路。

共用電路主要有能帶(band gap)參考電壓電路、欠電壓拴鎖(Under Voltage Lockout)電路、軟起動電路、偏壓電路及振盪器電路。能帶參考電壓電路的功能為提供一個穩定不易受溫度及輸入電壓影響的電壓源，供其他的電路使用。欠電壓拴鎖電路可以保證系統在啟動時，輸入電壓需達到最低操作電壓之上才啟動，當輸入電壓下降到欠電壓拴鎖電路所設定的電壓位準之下，便能夠令系統電路停止運轉，欠電壓拴鎖電路的上升電壓位準與下降電壓位準之間有遲滯差，可以避免輸入電壓在欠電壓拴鎖位準附近會因雜訊造成系統電路開關不定。軟起動電路是以一個拉升定電流源(source constant current)對外部電容器進行充電，充電過成會得到一個固定斜率上升的電壓信號，此電壓信號在軟啟動過程負責與各相電路的任務週期比較器的非反相輸入端的鋸齒波比較，以產生固定比例遞增的脈波寬度調變信號，藉此使輸出電壓逐步上升至目標電壓，避免因任務週期開啟太快會形成太大的輸入突波電流(inrush current)。偏壓電路的任務簡單，負責產生各電路所需的偏壓定電流源，以維持系統運轉。振盪器電路的功能負責提供 20MHz 的信號源，再藉由除頻器 (frequency divider)電路將此信號源分成兩個獨立的 10MHz 信號源，而且這一對信號彼此間相位差 180 度，最後再利用這兩組 10MHz 信號源產生

相同頻率的鋸齒波信號，供任務週期比較器使用。




圖 27. 具有高速電流感測器及晶片電感之極小尺寸直流對直流降壓式轉換器的系統方塊圖。




圖 28. 在圖 27 中的單相電路主體之系統方塊圖[9]。

非共用電路是有兩組雙生電路組成，此兩組電路構成二相式直流降壓式轉換

器的主體，內部電路含有以轉導放大器組成的誤差放大器電路、任務週期比較器、上橋電流偵測電路、下橋電流偵測電路、邏輯運算電路及功率電晶體的驅動電路。現就針對單相電路內容進行說明，圖 27 中各個單相電路主體可以用圖 28 的系統方塊圖一起配合說明。

圖28是一個完整的電壓模式閉迴路系統方塊圖[9]，輸出電壓 $\hat{v}_{OUT}(s)$ 由H(s)偵測產生回授電壓，H(s)即相當於圖27中的分壓電阻組(R_{F1}, R_{F2})及(R_{F1}, R_{F2})，回授電壓輸入至誤差放大器與參考電壓 $\hat{v}_{ref}(s)$ 一起運算，圖27中參考電壓為0.6V。誤差放大器產生的誤差信號 $\hat{v}_e(s)$ 透過補償器補償後，由任務週期比較器產生脈波寬度調變信號，圖27中補償器分別為(R_{C1}, C_{C1})及(R_{C1}, C_{C1})，圖28的脈波寬度調變器就是圖27中的任務週期比較器，任務週期比較器的輸入鋸齒波信號在脈波寬度調變器中以參數 $1/V_M$ 表示。




圖 29. 脈波寬度調變器的輸入信號及輸出信號。

圖 29 的通道 1 為脈波寬度調變器的兩個輸入信號，輸出信號 \hat{d}_1 為輸入信號比較的結果，其脈波寬度隨著補償器輸出信號 $\hat{v}_c(s)$ 的變動得以調變。圖 28 的藍色虛線所包含的元件為電源級電路的特性描述，這些特性描述符號所代表的關係皆可以由圖 23 整理求得。 $G_{vd}(s)$ 代表電源級電路的 $\hat{v}_{OUT}(s)$ 對 \hat{d}_1 關係，整個信號流程在經過電源級電路後得以維持 $\hat{v}_{OUT}(s)$ 的正確性。

圖 27 的電源級電路與圖 22 的電源級電路有不同之處，圖 27 的電源級電路多了一個開關，此開關跨接在電感器的兩端由粉紅色所標示，又稱為飛輪開關(free wheel switch)。要控制加了飛輪開關的電源級電路變得複雜，控制信號由兩組變為三組，因此電源級電路前方的錯置時間控制電路必須要讓此三組控制信號彼此間

有足夠的錯置時間。加了飛輪開關的電源級電路操作結果也變的很不一樣，原來只有兩個開關的電源級電路可以被控制操作於圖 13 的非連續導通模式，或者操作於圖 11 的連續導通模式。

圖 27 的電源級電路則可以操作於虛擬連續導通模式，圖 30 顯示虛擬連續導通模式的開關及電感器的跨電壓波形與元件電流波形，此電源級電路在操作時固定將全週期分為三段，使得：

$$T_s = d_1 \cdot T_s + d_2 \cdot T_s + d_3 \cdot T_s \quad (33)$$




圖 30. 加了飛輪開關的電源級電路，所有開關及電感器的跨電壓與元件電流。

仔細觀察圖 30 與圖 13 的 I_L 波形在外形上有相同的特徵，不同之處在於圖 13 的 I_L 波形水平段的電流大小為零，而圖 30 的 I_L 波形水平段的電流大小為 I_{PCCM} 。

回顧圖 12 的電源級電路一共有兩個開關，當電感器持續釋放能量至 I_L 為零時，零電流偵測比較器才將 M_2 關閉，由於電感器中並沒有任何能量所以 I_L 保持為零。圖 30 的電源級電路的飛輪開關可以使電路呈現不同的功能，圖 27 中的單相電路都有電流偵測電路， I_{PCCM} 就是設定在電流偵測電路輸入端的電流準位，因此當 I_L 大小下降至 I_{PCCM} 時，控制電路會關閉 M_{NLG} 並開啟 M_{PMG} ，結果使得 I_L 在電感器與 M_{PMG} 所形成的迴路中流動，圖 30 是不考慮電感器的直流電阻及 M_{PMG} 的導通電阻的理想情況，故會保持 I_L 定值，實際設計必需仔細評估電感器的直流電阻及 M_{PMG} 的導通電阻，這兩項參數除了會影響效率外，也對維持在虛擬連續導通模式的運作會有重大的影響，這在 3.6 節中會有詳細的討論。



3.2 電源級電路理論分析

這一節的內容要討論藉由對降壓式轉換器操作於虛擬連續導通模式的直流轉換分析，探討 I_{PCCM} 對任務週期 d_1 有何影響。同時對於選擇 I_{PCCM} 值時的注意事項也會提出討論，作為電路設計參考之用。

3.2.1 虛擬連續導通模式之直流電壓轉換

首先將(1)經過移項整理如下：

$$(d_1 + d_2) = d_1 \cdot \frac{V_{IN}}{V_{OUT}} \quad (34)$$

接著分析圖 30 中的電感電流漣波，利用(37)求區間 $d_2 T_S$ 的電感電流漣波整理後如(35)。

$$I_{L-ripple} = \frac{V_{OUT}}{L} \cdot d_2 \cdot T_S \quad (35)$$

我們知道一個週期 T_S 中輸出端所消耗掉的電荷總量為 $I_{OUT} \cdot T_S$ ，考慮電路中沒有能量耗損，這些被的消耗電荷總量必然是由 V_{IN} 供應，能量轉換是利用 $d_1 T_S$ 與 $d_2 T_S$ 兩個區間進行，所以 V_{IN} 供應的電荷總量可以經由計算電感電流在 $d_1 T_S$ 與 $d_2 T_S$ 兩個區間所圍的面積得到，輸出消耗電荷總量與輸入電荷總量的關係經整理後如下：

$$I_{OUT} = \frac{d_2 \cdot (d_1 + d_2)}{2 \cdot L} \cdot V_{OUT} \cdot T_S + (d_1 + d_2) \cdot I_{PCCM} \quad (36)$$

將(5)代入(36)後移項整理可以萃取出 d_2 表示如下：

$$d_2 = \frac{1}{2 \cdot I_{L-max} \cdot d_1} \cdot \left(I_{OUT} - d_1 \cdot \frac{V_{IN}}{V_{OUT}} \cdot I_{PCCM} \right) \quad (37)$$

下一步把(37)代回(1)計算整理可以得到輸出電壓對輸入電壓的關係如(38)。

$$\frac{V_{OUT}}{V_{IN}} = \frac{(1 + I_{PCCM}) \cdot (d_1)^2}{(d_1)^2 + \frac{I_{OUT}}{2 \cdot I_{L-max}}} \quad (38)$$

與(7)比較之下(38)的分子多了 $I_{PCCM} \cdot (d_1)^2$ 項，再將(38)移項找出 d_1 的表示式：

$$d_1 = \sqrt{\frac{V_{OUT}}{V_{IN} \cdot (1 + I_{PCCM}) - V_{OUT}}} \cdot \sqrt{\frac{I_{OUT}}{2 \cdot I_{L-\max}}} \quad (39)$$

與非連續導通模式一樣，電源級電路主開關開啟的比例與輸出負載電流有關，因而其頻率響應特性與非連續導通模式同樣的呈現單一極點響應模式[6]，這使得非連續導通模式的頻域特性易於補償，這是非常吸引電路設計者的特點。

3.2.2 虛擬連續導通模式之 I_{PCCM} 的影響層面

拿(39)與 20 頁的(8)比較，(39)的電壓比例項分母中的 V_{IN} 項多了 I_{PCCM} 加權，意思是說兩個擁有相同電感值的直流降壓式轉換器一個被設計操作於非連續導通模式另一個被設計操作於虛擬連續導通模式，兩個直流降壓式轉換器都輸出相同的負載電流，這使得操作於虛擬連續導通模式的直流降壓式轉換器的 d_1 及電感漣波電流都較小。優點是小的電感漣波電流會使的輸出漣波電壓也較小，缺點是 d_1 小會造成電流偵測的困難，由於本論文所提出的直流降壓式轉換器的功率電感器僅 $0.2 \mu\text{H}$ ，使用 10MHz 的切換頻率，所以一個全週期也只有 100ns ， I_{PCCM} 是由電流偵測電路判別圖 30 的 V_{NLG} 的準位來維持，當輸出電流小時 $d_1 T_s$ 及 $d_2 T_s$ 都會依(34)與(39)的關係一起縮小，我們任意假設當 $d_2 T_s$ 為 T_s 的 10%其寬度也僅有 10ns ，而且 $d_1 T_s$ 及 $d_2 T_s$ 切換的瞬間 V_{NLG} 會彈跳，這一段時間必須遮蔽否則也只會偵測到錯誤的訊息，所以再扣除彈跳段的時間，電流偵測電路的可運作速度必須要更快，若選擇較大的 I_{PCCM} 情況會更加嚴重，克服這部分問題的方法在 3.5 節時會再提出解釋。

另一方面較大的 I_{PCCM} 會使得 $d_3 \cdot T_s$ 區間的導通損失更大，因為圖 30 中的 L 及 M_{PMG} 實際上都是有直流電阻值，這會影響在 $d_3 \cdot T_s$ 區間電感電流是否能良好維持在的 I_{PCCM} 準位，圖 31 的電感電流實際波形在區間 $d_3 \cdot T_s$ 是逐漸遞減的，所以若選擇較低的 I_{PCCM} 準位在負載電流很小時，電感電流是會減至 0 安培的位置，將使得下一次 $d_1 \cdot T_s$ 的起點位至由 0 安培開始對電感器儲能，如此便失去虛擬連續導通模式電感漣波電流比非連續導通模式電感漣波電流小的特性。由於本論文的焦點不在於研究 I_{PCCM} 的最佳化值，因此在選擇 I_{PCCM} 時的考量是定一個足夠大的值使虛擬連續導通模式可以良好操作，當然 L 及 M_{PMG} 的直流電阻值也不能太大是必要的。




圖 31. I_L , I_{NLG} 及 V_{NLG} 在虛擬連續導通模式的實際波形特性。



3.3 脈波寬度調變控制法

本論文中所使用的脈波寬度調變主體電路方塊圖及主要信號運作關係由圖 32 說明。信號處理起點是利用轉導放大器(trans-conductance amplifier)將迴授電壓與參考電壓運算以產生誤差信號，誤差信號與振盪器產生的落後邊緣(trailing edge)鋸齒波經由任務週期比較器產生 PWM 信號，此信號會負責分別開啟 M_{PUG} 和 M_{NLG} ，關閉 M_{NLG} 及開啟 M_{PMG} 要靠 CSN 信號重置 SR 正反器，新的週期會由振盪器的 Sync 信號設定 SR 正反器，使得 PWM 信號取得主控權以控制開關運作。




圖 32. 脈波寬度調變控制迴路方塊圖。

圖 33 可以看見 Sync 及 CSN 兩信號在脈波寬度調變的參與狀況，CSN 信號的觸發讓 PCCM 信號升至高邏輯準位，而 Sync 信號的觸發則讓 PCCM 信號降至低邏輯準位，PCCM 信號被用來進行調節 M_{PMG} 的開啟時間。Sync 及 CSN 兩信號都是短脈波信號，是由單擊觸發器所產生，使用短脈波信號可以避免 SR 正反器的輸入端同時為高準位，使得輸出邏輯信號錯誤。




圖 33. 脈波寬度調變控制運作中主要的控制信號與電感電流波形。

如圖 34 描述，當輸出電流增加時，由於控制迴路無法立即反應，此時增加的輸出電流增量會令輸出電壓下降，在轉導放大器輸入端的參考電壓與回授電壓兩者之間產生正電壓差，促使誤差電壓 V_C 向上調升，進一步加大 PWM 信號的任務週期，讓每一個週期能有更多的電荷轉換至輸出端，使輸出電壓回復至原來的電壓值。類似的情況，當輸出電流減少時，控制迴路也是無法立即反應，原來每一週期轉換至輸出端的電荷量維持不變，輸出電流需求減少使輸出電容累積更多的電荷，因此輸出電壓突然上升，反應在轉導放大器的非反相輸入端與反相輸入端之間會產生負電壓差，迫使誤差電壓 V_C 向下調節，逐步減小 PWM 信號的任務週期，待輸出電壓被輸出電流消耗而回復至原來的電壓值，誤差電壓 V_C 才重新調整到相對應的準位。




圖 34. 輸出電流暫態響應時脈波寬度調變控制相關信號的反應。

3.4 脈波頻率調變控制法

脈波寬度調變是根據輸入信號直接調變脈波寬度且具有一個固定脈波頻率的控制法。另一種在本論文中所使用到的是脈波頻率調變控制法，在電路中我們使用峰值電流控制法(peak current control)來進行脈波頻率調變控制。以下利用圖 35 及圖 36 輔助說明，首先假設輸出電流負載很小電路已切換至脈波頻率調變模式下操作。脈波頻率調變模式比較器(PFM comparator)是一個被設計成有小遲滯電壓為 V_{H_PFM} 的比較器， V_{REF} 及 V_{FB} 分別為其非反向端與反向端的輸入信號，一旦 V_{FB} 小於 $(V_{REF}-0.5*V_{H_PFM})$ 時，PFM_REST 信號將為高邏輯準位並指示電源級的開關切換操作以提升輸出電壓。當 V_{FB} 一旦大於 $(V_{REF}+0.5*V_{H_PFM})$ 時，PFM_REST 信號降至低邏輯準位並指示電源級的開關切換停止操作同時將 M_{PMG} 維持開啟，輸出電壓將由輸出電容維持。

接下來討論在 PFM_REST 信號為高邏輯準位時，電源級開關的切換操作情形，圖 35 中有兩個電流偵測電路分別偵測 M_{PUG} 及 M_{NLG} 的電流，其輸出信號分別為 CSP 及 CSN，這兩組信號與 PFM_REST 信號一併輸入至邏輯電路中運算，整個運作過程可以透過圖 36 清楚說明。




圖 35. 脈波頻率調變控制迴路方塊圖。




圖 36. 脈波頻率調變控制運作中主要的控制信號及相關電壓與電流波形。

PFM_REST 信號一旦為高邏輯準位， M_{PUG} 立即被開啟促使電感電流上升，待電感電流上升至 I_{PK_PFM} 時，電流偵測電路送出 CSP 脈波信號至邏輯電路，據此信號關閉 M_{PUG} 及開啟 M_{NLG} ，直到電感電流下降至 I_{PCCM} 時由另一組電流偵測電路送出 CSN 脈波信號至邏輯電路，使得 M_{NLG} 被關閉並開啟 M_{PMG} ，此時 PFM 計數器會計算一段時間 t_{PFM} ，計數時間完畢後邏輯電路會關閉 M_{PMG} 並再一次開啟 M_{PUG} ，如此才形成一個完整的脈波頻率調變模式週期。

3.5 切換於脈波寬度調變控制法與脈波 頻率調變控制法的偵測

在本論文中所提的研究電路中，我們使用了脈波寬度調變控制與脈波頻率調變控制兩種方法，分別將此兩種控制方法應用於輕載與重載條件，其操作細節已分別於 3.3 節及 3.4 節中介紹，本節內容會就兩種控制模式間的互換方法進行說明。此外在 3.2.2 節中提出 I_{PCCM} 的相關討論，已說明瞭選擇 I_{PCCM} 對電路操作的影響層面，本節將進一步說明何以設計一個可操作在上述兩種控制模式間的降壓式轉換器就可以減低電流偵測電路的操作速度需求。

3.5.1 脈波寬度調變模式與脈波頻率調變模式之輸出

電流邊界



在 3.4 節我們已提到利用 I_{PK_PFM} 、 I_{PCCM} 及 t_{PFM} 的設定達到脈波頻率調變模式控制，在脈波頻率調變模式下逐步慢慢的加大輸出電流會使得切換操作越來越密集，直到脈波頻率調變模式與脈波寬度調變模式的邊界時，理論上切換操作會佈滿整個時間軸，如圖 37 所示。




圖 37. 脈波頻率調變模式在輸出電流邊界值的操作波形。

圖 37 中由藍色網狀區域表示一個週期 T_S 中由輸入電壓端轉換至輸出電壓端的電荷總數 Q_{ABCDE} 如下所示：

$$Q_{ABCDE} = I_{PCCM} \cdot (d_1 + d_2) \cdot T_S + \frac{(I_{PK_PFM} - I_{PCCM}) \cdot (d_1 + d_2) \cdot T_S}{2} \quad (40)$$

而在一個週期 T_S 中由輸出電流所消耗的電荷總數 Q_{FGHI} 是由圖 37 中的墨綠色直條區域表示，在此我們重新定義脈波頻率調變模式的輸出電流邊界值符號為 I_{BON} ， Q_{FGHI} 表示在(41)。

$$Q_{FGHI} = I_{OUT} \cdot T_S = I_{BON} \cdot T_S \quad (41)$$

由於輸入的電荷總數與輸出用掉的電荷總數一定相等，整理(40)及(41)後可以找到 I_{BON} 為：

$$I_{BON} = \frac{1}{2} \cdot (I_{PK_PFM} + I_{PCCM}) \cdot (d_1 + d_2) \quad (42)$$

比較區間 $d_1 T_S$ 與 $d_2 T_S$ 並根據 volt-second balance， $(d_1 + d_2)$ 可以改寫入(43)。

$$(d_1 + d_2) = d_1 \cdot \frac{V_{IN}}{V_{OUT}} \quad (43)$$

利用(4)移項後可以求在脈波頻率調變模式下 d_1 的如(44)所示。

$$d_1 = L \cdot \frac{(I_{PK_PFM} - I_{PCCM})}{(V_{IN} - V_{OUT}) \cdot T_S} \quad (44)$$

再將(44)代回(43)可以重新寫出 $(d_1 + d_2)$ 。

$$(d_1 + d_2) = L \cdot \frac{V_{IN}}{V_{OUT}} \cdot \frac{(I_{PK_PFM} - I_{PCCM})}{(V_{IN} - V_{OUT}) \cdot T_S} \quad (45)$$

(42)中的 $(d_1 + d_2)$ 項可以由(45)替代，使得脈波頻率調變模式的邊界電流可以被重寫成：

$$I_{BON} = \frac{L}{2} \cdot \left[(I_{PK_PFM})^2 - (I_{PCCM})^2 \right] \cdot \frac{V_{IN}}{V_{OUT} \cdot (V_{IN} - V_{OUT}) \cdot T_S} \quad (46)$$

在脈波頻率調變模式下操作， T_S 並不是由振盪器所產生的時鐘信號(clock signal)所決定的，它是由 I_{PK_PFM} 、 I_{PCCM} 與 t_{PFM} 決定的， I_{PK_PFM} 與 I_{PCCM} 一起定義了 d_1 及 d_2 ，以下重新表示脈波頻率調變模式下的 T_S 。

$$T_S = d_1 \cdot T_S + d_2 \cdot T_S + t_{PFM} \quad (47)$$

另外 $d_1 T_S$ 與 $d_2 T_S$ 也必須重寫如下。

$$d_1 \cdot T_S = L \cdot \frac{(I_{PK_PFM} - I_{PCCM})}{(V_{IN} - V_{OUT})} \quad (48)$$

$$d_2 \cdot T_S = L \cdot \frac{(I_{PK_PFM} - I_{PCCM})}{V_{OUT}} \quad (49)$$

設計時必須要調整 t_{PFM} 的時間長度以滿足我們所要求的 I_{BON} ，將(48)、(49)代入(47)，再將(47)代入(46)並改寫成更實用的表示式。

$$t_{PFM} = \left\{ \frac{I_{BON} \cdot L}{2} \cdot [(I_{PK_PFM})^2 - (I_{PCCM})^2] \cdot \frac{V_{IN}}{V_{OUT} \cdot (V_{IN} - V_{OUT})} \right\} - L \cdot \frac{(I_{PK_PFM} - I_{PCCM})}{(V_{IN} - V_{OUT})} - L \cdot \frac{(I_{PK_PFM} - I_{PCCM})}{V_{OUT}} \quad (50)$$

利用(50)可以很快的便決定該設計多長的 t_{PFM} 才能滿足電路所需的 I_{BON} 。

3.5.2 控制模式切換機制

如 3.5.1 節說明的內容，我們已可以利用脈波頻率調變模式的邊界電流，來設計在脈波頻率調變模式所需要的 t_{PFM} 。另外我們也可以由已知的 I_{BON} ，利用(39)和(37)分別計算出 d_1 與 d_2 ，接著再求出所對應 $d_3(I_{BON})$ ，實務設計會將 I_{BON} 降低些許電流 I_B ，然後依據前述的方法計算 $d_3(I_{BON} - I_B)$ ，這是為了必免負載電流在 I_{BON} 附近受雜訊干擾而在不同模式之間反覆切換。圖 39 的曲線告訴我們當操作於脈波寬度調變模式時，輸出電流需求持續降低會使 d_3 也持續縮小，直到 d_3 等於 $d_3(I_{BON} - I_B)$ ，電路會切換至脈波頻率調變模式，並且 $d_3(I_{OUT})$ 為定值。

圖 38 左側的判斷程式可以使用兩個不同遲滯大小的比較器來達成，所達到的特性如圖 40 所示，當輸出電流低於 I_{BON} 時且 V_{FB} 尚未到達 0.605V 前，電路一直以脈波頻率調變模式操作，一旦 V_{FB} 到達 0.605V 電路立即停止操作，此刻起輸出電流由輸出電容提供，直到 V_{FB} 又低於 0.595V 才又進行脈波頻率調變切換運作。但是只要輸出電流大於 I_{BON} ，脈波頻率調變切換運作一定無法使 V_{FB} 有效上升，相反的 V_{FB} 會根據輸出電流的大小而有不同的下降速度，一旦 V_{FB} 低於 0.59V，表示脈波頻率調變模式已無法負荷當前的輸出電流需求，因此電路會將模式切換至脈波寬度調變模式。




圖 38. 脈波寬度調變模式控制與脈波頻率調變模式控制切換判斷流程圖。




圖 39. 由脈波寬度調變模式切換至脈波頻率調變模式的 d_3 函數曲線。

經過上述討論我們回顧在 3.2.2 節曾經提到電流偵測電路的瓶頸，就是 d_2 不能短於電流偵測電路能有效偵測電流的工作時間，當我們設計 I_{BON} 時，可以利用 (39)和(37)分別計算出 d_1 與 d_2 ，接著再求出所對應 $d_3(I_{BON})$ ，前面所找到的 d_2 必須要大於電流偵測電路能有效偵測電流的工作時間，一旦輸出電流低於 I_{BON} ，就切換至脈波頻率調變模式。在脈波頻率調變模式下，我們可以設計適當的 I_{PK_PFM} ，利用(49)著找出脈波頻率調變模式下的 d_2 ，同樣的令脈波頻率調變模式下的 d_2 大

於電流偵測電路能有效偵測電流的工作時間，如此可解決電流偵測電路能有效偵測電流的工作時間的問題，而且脈波頻率調變模式可以改善低輸出電流需求時的轉換效率。




圖 40. 由脈波頻率調變模式切換至脈波寬度調變模式的操作波形說明。



第四章

控制電路設計及模擬

4.1 共用電路

在 3.1 節所介紹整體的系統方塊中，有一些電路是屬於共有的電路系統，這些電路是獨立於各相控制電路之外，諸如能帶參考電路、偏壓電路、欠電壓栓鎖電路及軟啟動電路等，這些電路在本節將會有進一步的討論介紹，另外振盪器電路也屬於共有的電路，但因為振盪器電路的輸出信號產生兩組相位角差 18 度的控制信號給各相控制電路使用，因此特別將其放置在 4.2 節獨立說明。



4.1.1 能帶參考電壓產生電路

能帶參考電路[27]-[30]的功能為提供積體電路準確的參考電壓，參考電壓本身必須對溫度具有低變異性，因為諸如電流或是電路中所使用的頻率信號皆是架構在參考電壓之上，若參考電壓本身的變異性大，電路中的其它電流及頻率特性的變異會更大，這對混合訊號積體電路(mixed signal integrated circuits)的設計及後段生產影響極大。

圖 41 為能帶參考電路的實際結構，QB1 及 QB2 是兩個具有不同面積的 PNP 型雙載子電晶體，兩者的基極-射極電壓分別為：

$$V_{BE1} = V_T \cdot \ln \frac{I_1}{I_S} \quad (51)$$




圖 41. 能帶參考電壓產生電路。




圖 42. 能帶參考電壓在不同的輸入電壓條件下的模擬結果。

$$V_{BE2} = V_T \cdot \ln \frac{I_2}{n \cdot I_S} \quad (52)$$

V_T 為熱電壓， I_S 為雙載子電晶體的飽和電流， n 為 QB2 比上 QB1 的倍率。由於電流密度不同，可以得到 QB1 及 QB2 的基極-射極電壓差為：

$$\Delta V_{BE} = V_T \cdot \ln(n) \quad (53)$$

由於運算放大器的虛短路特性使得 V_X 與 V_Y 相等， $R1$ 的跨電壓等於 QB1 及 QB2 的基極-射極電壓差，因此電流 I_2 為：

$$I_2 = \frac{V_T \cdot \ln(n)}{R1} \quad (54)$$

$R2$ 與 $R3$ 有相同的設計值且 V_X 與 V_Y 相等， V_Z 在相同的基準電壓並有對稱等值電阻必使得 I_1 等於 I_2 ，所以可以求得 V_A 值為：

$$V_A = V_{BE2} + V_T \cdot \ln(n) \cdot \frac{R1 + R2 + 4 \cdot R4}{R1} \quad (55)$$

圖 42 是模擬的結果，模擬條件為溫度從零下 40 至 140， V_{DD} 從 1.8V 至 2.2V。



4.1.2 偏壓電流生成電路

在 CMOS 電路中常使用電流源為電路建立工作偏壓，圖 43 是一具有啟動電路的偏壓電流生成電路。考慮 V_{DD} 電壓由 0V 開始爬升且 ENB 為低邏輯準位時，A 點電壓跟隨 V_{DD} 上升；B 點電壓也藉由 C2 跟隨 V_{DD} 上升；C 點電壓因 MN2 為二極體連接(diode connect)而停留在接地電位，同理 D 點電壓則停留在 V_{DD} 電位。當 V_{DD} 上升至 V_{thn} 時，MNMS2 及 MNMS3 開始導通並將 D 點電壓往地電位方向拉，這使得 MP2 也鏡射(mirror)出等同 MP1 的電流同時試著將 C 點電壓往 vdd 方向拉升，當 V_{DD} 電壓繼續上升使 C 點電壓上升至 V_{thn} 時，MNMS4 會導通並將 B 點電壓拉至接地電位，此時偏壓電流生成電路正式脫離啟動電路的牽制獨自運作。




圖 43. 具有啟動電路的偏壓電流生成電路。




圖 44. 具有啟動電路的偏壓電流生成電路在電源開啟過程的模擬結果。

圖 44 為偏壓電流生成電路在電源開啟時的模擬結果，在 VDD 約為 0.65V 左右 MNMS4 啟動，結束了啟動電路的運作，D 點電壓一路跟隨 VDD 並保持 V_{thp} 的電壓差。

4.1.3 欠電壓栓鎖電路

圖 45 是一個具有遲滯電壓的欠電壓栓鎖電路，MPB1、MNB1、MNB2 和 MNB3 構成偏壓電路，MN1 及 MN2 閘極分別為比較器差動輸入對(differential input pair)的非反向輸入端與反向輸入端，MP1 及 MP2 為差動輸入對的動態負載(active load)，MP3 為輸出級(output stage)。由於 POK 信號會連接至大部分的子電路，因為所負載的邏輯閘數較多，為避免信號本身嚴重延遲並沒有直接以 D 點做為 POK 信號，而另加一個反向器於 E 點之後將信號反轉至對的邏輯再送出。圖 46 所示 INV3 的尺寸較 INV1 大三倍可提升 POK 信號的扇出(fan out)能力以應付更多的邏輯閘極負載。

利用 MP4 與 R3 可以產生不同的電壓位準可達成遲滯電壓設計。在 VDD 上升的開機階段，由於 A 點電壓尚在建立階段，B 點電壓則由 R1、R2 及 R3 的分壓比例決定，在 B 點電壓大於 A 點電壓情況下使得 POK 信號為低邏輯電位並使 MP4 保持關閉狀態，因此上升段的欠電壓位準可由下式決定。

$$V_{UVLO_R} = VDD \cdot \frac{R2 + R3}{R1 + R2 + R3} = 0.622 \cdot VDD \quad (56)$$




圖 45. 具有遲滯電壓的欠電壓栓鎖電路。

當 A 點電壓一超過 $0.622 \cdot V_{DD}$ 時，由於越來越多的偏壓電流流往 MN1 使得 C 點電壓下降，進而開啟 MP3 並拉升 D 點電壓至 V_{DD} ，至此 POK 信號轉為高邏輯位準並使其它控制電路開始運作，另外 MP4 也開啟並使 R3 兩端點導通，此時 B 點電壓改由 R1 及 R2 的分壓比例決定，新的分壓為：

$$V_{UVLO_F} = V_{DD} \cdot \frac{R2}{R1 + R2} = 0.588 \cdot V_{DD} \quad (57)$$




圖 46. 不同尺寸的反向器可以增加輸出負載驅動能力。

當 B 點電壓為 V_{UVLO_F} 時，調降 V_{DD} 必須等到 A 點電壓低於 $0.588 \cdot V_{DD}$ 才會使 POK 轉為低邏輯位準並關閉其它的控制電路。由於 A 點電壓是由能帶參考電路產生並非一組固定電壓，所以當 V_{DD} 開機上升初期或關機下降末期，A 點電壓都是處於變動狀態，因此實際的遲滯電壓設計可透過模擬過程決定，會較由(51)及(52)所計算的結果要準確，圖 47 的模擬結果清楚顯示出我們所提的顧慮，在圖 47 中實際的 V_{UVLO_R} 為 1V 而 V_{UVLO_F} 為 0.895V，所以遲滯電壓約為 0.1V。




圖 47. 具有遲滯電壓的欠電壓栓鎖電路模擬結果，此設計具有 0.1V 的遲滯電壓。



4.1.4 軟啟動電路

軟啟動電路可以避免切換式轉換器在開機初期產生過大的輸入突波電流 (inrush current)。參考圖 32，若沒有軟啟動機制在降壓式轉換器的開機初期，由於 V_{FB} 為 0V 使得 V_C 處於高輸出電壓位準，因此任務週期比較器會輸出 100% 信號使 M_{PUG} 處於一直開啟狀態，此情況可能持續數個甚至十數個週期，此時電感器兩端點一直維持著 V_{IN} 的跨電壓，(4) 告訴我們此時的電感電流會非常大。

因此軟啟動機制的概念是在開機初期控制任務週期一點一點的增加開啟時間，直到 V_{FB} 處於正確的位置再由控制迴路接管控制任務週期的控制權。圖 48 是一個簡單有用的軟啟動電路，利用一個定電流源對外部的軟啟動電容充電，可產生一組線性上升的軟啟動電壓，使任務週期在此控制電壓的規範下線性的一點一點增加開啟時間，差動放大器的輸入端虛短路特性會使 V_C 與軟啟動電壓相等，當 V_{FB} 接近正確的位置時， V_C 會漸漸的下降至正確的電壓，而軟啟動電壓則持續的上升，因此差動放大器的輸出電壓會關閉 MN3，此時 V_C 僅由 V_{FB} 直接控制，也宣告軟啟動開機程序結束。由於任務週期是由 V_C 直接控制，因此透過此電路的箝制特性可以在開機初期由軟啟動電壓介入並控制任務週期的增加程度。

圖 49 顯示了誤差放大器輸出信號 V_C 與軟啟動電壓的跟隨情況，當輸入電壓的位準超過 0.2V 後，MN3 的閘極電壓使 MN3 能很有效的控制 V_C ，由於誤差放大器本身只有一級，故不必考慮補償使得電路簡單。




圖 48. 具有電壓箝制(clamped)特性的軟啟動電路。




圖 49. 開機初期誤差放大器的輸出信號與軟啟動電壓的跟隨情形。



4.2 雙輸出信號高頻振盪器

圖 50 為整體振盪器電路的方塊圖，在此電路中先以 OSC20M 子電路產生 20MHz 的信號 SYN20M，此信號進入了除頻子電路 F_DIV21 會輸出兩組相位角差 180 度的信號 SYN1 與 SYN2，設置兩組 OSC10MB 子電路各別利用 SYN1 與 SYN2 以產生相位角相同的鋸齒波信號。本節的內容將會就這些子電路進行討論，同時也一併說明產生 OSC20M 所使用的電流源的生成電路。




圖 50. 高頻振盪器電路方塊圖。

4.2.1 電流生成電路

要產生鋸齒波信號的方法可以以一個定電流源對電容器充電，再以比較器判斷信號位準以便停止充電過程，由於在積體電路製程中電容器本身會有飄移，所以需要使用一個精準的電流源，以避免信號頻率產生更大的偏差，圖 50 中我們以運算放大器的虛短路特性產生一個精準的電流源，再利用 MP1 至 MP4 所組成的電流鏡電路產生不同需求的定電流源，因為對電容充電皆由 0V 開始，故選擇通道長

度為 $3\ \mu\text{m}$ ，以減輕通道長度調變(channel length modulation)效應。




圖 51. 供產生頻率信號用之電流生成電路。




圖 52. 振盪器充電電流在不同 VDD 條件下對溫度的模擬結果。

圖 52 的模擬結果是在 VDD 自 1.8V 至 2.2V，溫度由零下 40 至 140 的條件下完成，整個溫度範圍中的變化率為 5.1% 左右。圖 53 的模擬結果為 R4 的跨電壓對溫度的變化，由於此電壓的變化很小，因此可以推論圖 52 中電流變化的主要部分應該是被 R4 的溫度特性所影響。




圖 53. 在圖 52 中 R4 的跨電壓在不同 VDD 條件下對溫度的變化。

4.2.2 20MHz 振盪器電路

一個定電流源對電容器充電可以得到一個線性上升的電壓信號，其充電時間也是容易預測的，若在加上一個比較器在適當的時間將電容上儲存的電荷放光，使其重新充電，便可以設計出一個可用的 20MHz 信號，圖 54 中的電路便是利用上述概念的振盪器電路。

在圖 54 中有一 $1.2\ \mu\text{A}$ 定電流對 COSC 充電，電容電壓接至比較器的反向輸入端，比較器的非反向輸入端接了 0.2V 的參考電位，因此當電容電壓上升至 0.6V 時，比較器的輸出端電壓由 VDD 降至 0V，此一下降緣(falling edge)信號輸入至單擊電路 ONE1 並輸出一個低邏輯位準的短脈波信號，經過反相器後的信號會短暫的關閉 $1.2\ \mu\text{A}$ 定電流並開啟 MND，之後 COSC 的電壓又重新充電，此程序會週而復始繼續下去。

圖 55 中的 VCAP 信號波形一共分為三段。第一段是 COSC 由 GND 開始充電至 0.6V 止所花的時間。第二段是當 VCAP 到達 0.6V 時比較器產生脈波信號進入單擊電路後，實際讓 COSC 開始放電所花的時間。第三段則是由單擊電路所產生的脈波時間長度。由於 COSC 的充電過程僅代表第一段時間，而真正的週期是三段時間總和，因此我們是以模擬的方式調整週期時間長度至系統所需的真正頻率。

得到。

$$t_{one_s} = \frac{0.1p \cdot V_{th_INV1}}{7.5\mu} \quad (58)$$

其中 V_{th_INV1} 為 INV1 的輸入門檻電壓。在使用上需要注意此電路會產生相當大的雜訊，當 IN 端輸入的電壓由 GND 變為 VDD 時，D 點電壓馬上升至 VDD 同時將 A 點電壓推升至 $2 \cdot VDD$ 的理論值，雖然 A 點電壓最終還是會回復至 VDD，但此一雜訊還是會經由電流源上的 C_{ds} 耦合至 VDD 端。




圖 56. 可藉由改變充電電流以調整脈波寬度之單擊電路。




圖 57. 圖 56 單擊電路信號點模擬波形。

設計實務上，讓 IN 的短脈波寬度小於(58)所計算的時間長度，可以避免 IN 電

壓轉態時把 A 點電壓推升至 $2 \cdot V_{DD}$ 的情況發生，如圖 57 所示。此外單擊時間也並非完全如(58)所估計的那樣精準，在圖 57 中當 IN 輸入了短脈波信號時，A 點電壓瞬間被降低至 0.5V 並非如前述所言是降低至 GND，這是因為圖 56 中的 I2AND 是一個通用邏輯閘，其輸出下拉能力並沒有特別設計得很強加上 ADJ 端輸入的電流源一直維持著向上拉力，才使得 A 點電壓變化不如預期，因此設計上還是以模擬的方式估計出時間才是實際的作法。

圖 58 是比較器 GCMP 的電路圖[31]-[32]，此比較器利用內部正回授而具有遲滯，電路中 MP1 與 MP2 共源級構成負回授迴路，MNP1 與 MNP2 構成正回授迴路，當正回授因子大於負回授因子即產生遲滯。圖 59 為模擬的遲滯曲線，黃色與紅色分別代表不同的掃描方向，VN 端的參考電壓為 0.6V，遲滯大小為 4.77mV。




圖 58. 比較器 GCMP 電路圖。




圖 59. 比較器 GCMP 的遲滯曲線，VN 接參考電壓 0.6V，X 軸為 VP 電壓 Y 軸為輸出 OUT 電壓。




圖 61. 除頻器電路的輸入及輸出信號。




圖 62. 具有時鐘信號控制的延遲型正反器。

4.2.4 10MHz 振盪器電路

4.2.3 節中介紹了由除頻器產生了兩組相位差 180 度的 10MHz 信號，在這一節中將利用此 10MHz 信號產生 10MHz 的鋸齒波信號。圖 63 是一個利用下緣信號觸發的短脈波產生電路，我們將前一節的 10MHz 信號送入設定-重置型正反器的設定端，同樣的信號經另一路徑的延遲時間電路後信號被加在重置端。參考圖 64 的電路，這是一個具有優先權的設定-重置型正反器，圖 64 右上方為其真值表(truth table)，此設定-重置型正反器的重置端收到低邏輯位準時會強制讓 Q 為高邏輯準位

。在圖 65 中 SYNH1 輸入至設定-重置型正反器的 S 端，此時 Q 端的 SYN1 信號被設定為低邏輯準位，經過延遲的信號在延遲了 3.07ns 後到達 R 端，此時 Q 端的 SYN1 信號被重置為高邏輯準位，BD1 為一個一般緩衝器，其功能可以把經過延遲的信號經過整理，使其波形維持數位信號應有的陡峭的上升與下降斜率。




圖 63. 利用下緣信號觸發的短脈波產生電路。




圖 64. 重置端具有優先權的簡單式設定與重置型(SR Type)正反器。




圖 65. 利用下緣信號觸發的短脈波產生電路的輸入及輸出波形。

透過圖 63 電路整理後的信號 SYN1 被送進圖 66 中的 SYN 端，經過 INV1 反轉信號的極性後，高邏輯準位的短脈波關閉 MPS 並開啟 MND 將 C1 的電壓拉至 GND 電位，低邏輯準位的區間 MND 被關閉且 MPS 開啟使上方的定電流開始對 C1 充電，經此充放電程序可以產生一組鋸齒波信號。因為誤差放大器的輸出信號不適合在很靠近 GND 電位操作，因此必須要設計鋸齒波信號使其具有適當的電壓高度，MPSAW 是一個很容易使用的位準移位器(level shifter)，前述產生的鋸齒波信號輸入至 MPSAW 的閘極，在 MPSAW 的源極可以得到一組新的鋸齒波信號，其電壓較輸入的鋸齒波信號高了一個 V_{thp} 電壓，圖 67 中標示了位準移位前與位準移位後的鋸齒波信號。其餘標示為藍色的電晶體開關是作為晶片致能(chip enable) 與晶片禁能(chip disable)之用。




圖 66. 產生 10MHz 鋸齒波信號的振盪器電路。




圖 67. 在圖 64 電路中的端點信號及輸出信號波形。



4.3 具有固定錯置時間(fixed dead time)的驅動器

圖 68 為具有固定錯置時間的驅動電路[31]，此電路一共有三個輸出信號 UG、LG 及 MG，用來推動電源級電路中的功率電晶體。

電路中的電晶體可以區分為兩類，標示黑色的電晶體是作為推動功率電晶體之用，標示綠色的電晶體是用來調整錯置時間。UGI、LGI 及 MGI 是由邏輯電路產生，當 UGI 為低邏輯準位，經過 MPU1 與 MNU1 至 MPU4 與 MNU4，此時 MNU4 開啟準備將 UG 降至 GND 電位，但是 MNU41 受控於整錯置時間電路，必須待 MG 為高邏輯準位且 LG 為低邏輯準位，MNU41 才會開啟使得 UG 真正降至 GND 電位。




圖 68. 具有固定錯置時間功能用以驅動上橋開關 MPUG 的驅動器電路。




圖 69. 具有固定錯置時間功能用以驅動下橋開關 MNLG 的驅動器電路。




圖 70. 具有固定錯置時間功能用以驅動電感兩端跨接開關 MPMG 的驅動器電路。

同樣的在圖 69 及圖 70 中，LG 及 MG 也都有受控於整錯置時間電路的開關 MPL51 及 MNM51，這些開關的位置在 LG 及 MG 信號開啟的路徑上，每一組整錯置時間電路的輸入信號就是上一組電源開關的驅動信號。



穩定後的 VSP 信號才是真正只含有電感電流訊息的電壓信號。圖 72 是兩輸入單輸出的多工器電路，架構簡單僅需一個反向器與兩個傳輸閘極可達到多工功能。




圖 72. 二信號輸入之多工器電路。



4.5 電流偵測電路

在本論文中所設計的電路一共會用到兩組電感電流偵測電路，一組是作為偵測上橋電流之用，提供電感電流限制的功能。另一組是作為偵測下橋電流之用，在電感電流到達適當的位置時，作為關閉下橋 NMOS 並開啟跨接電感兩端的 PMOS 之用。本節內容除了會介紹我們所使用的兩組電流偵測電路，另外會介紹其他兩類曾經嘗試使用但是無法達到需求的電流偵測電路，並會簡單說明這兩類電路無法達到需求的原因。

4.5.1 使用運算放大器的電流偵測電路介紹

圖 73[31]是一個含有運算放大器的上橋電流偵測電路，此電路可以偵測上橋 PMOS 的比例電流。電路中的 MB1~MB3 是為了產生偏壓電流， M_{PUG} 與 M_{PS} 之間有一比例 M 的關係，理論上當電路偵測到上橋電流時，會在 M_{PS} 的汲極產生 $1/M$ 的比例電流。

電流偵測電路可以分為兩個狀態，狀態一為 UG 信號為低邏輯準位，狀態二為 UG 信號為高邏輯準位。在狀態一時， UG 信號開啟 M_{PUG} 也開啟 $MS1$ ，使得 V_Y 等於 $I_L * R_{DS-ON}(M_{PUG})$ ，若 V_Y 小於 V_X ， $OP1$ 會拉升 V_A 並使 V_B 同步升高，以控制 M_{NS} 使其流通的汲極電流加大，使 V_X 下降至與 V_Y 相等，反之亦然，當 V_X 等於 V_Y 代表 M_{PS} 與 M_{PUG} 的三端點電壓完全相等，因此 M_{PS} 的汲極電流如同前述會為 M_{PUG} 汲極電流的 $1/M$ 。在狀態二時， UG 信號關閉 M_{PUG} 也關閉 $MS1$ 並開啟 $MS2$ ，由於 $MS2$ 的尺寸與 M_{PS} 完全一樣加以 $MB1$ 與 $MB2$ 兩者產生完全一樣的偏壓電流，在 $OP1$ 的作用之下， V_X 與 V_Y 很容易就可以達到一致。而且在狀態二時 $OP1$ 會將 V_A 以及 V_B 向下調整，使得 M_{NS} 不流通電流且 $MN1$ 及 $MN2$ 恰可流通其偏壓電流 I_1 與 I_2 。在狀態二時保有一小的偏壓電流可以各點偏壓不至於改變太大，使得下一週期開始又進入狀態一時電路可以有更快的反應速度。

此電路的是在運算放大器的作用下，可以使 V_X 與 V_Y 拉的非常接近，提升比例電流的準確度；此外在狀態二時保持少許的待機電流是很好的優點，這個措施使得電路的反應時間得以縮短。為了要應用在本論文之中，此電路雖有上述優點但仍無法符合要求，需求為在 $15ns \sim 20ns$ 必須能夠偵測上橋電流，但是圖 73 電路架構太過於複雜使得反應速度無法大幅提升。但是待機電流的概念會在其他的電流偵測電路中一再出現，這是一個減少切換時的反應時間的好方法。




圖 73. 含有運算放大器的上橋電流偵測電路。

4.5.2 利用匹配電晶體的電流偵測電路作上橋開關電

流偵測

圖 74 是一個匹配式[34]-[35]的電流偵測電路，此電路被利用來偵測上橋電流，雖然其他的電流偵測電路[36]-[38]也可以利用來偵測上橋電流，但有些架構過於複雜使得偵測速度不夠快，有的則是電路結構不適合。比較圖 74 與圖 73 電路，在圖 73 電路中的 OP1 在圖 74 中已被 MPD1 及 MPD2 所取代，因此圖 74 電路架構顯非常簡單，這使得各節點的寄生電容得以有效減小，對於電流偵測電路的反應速度有很大的提升。

在此電路中 M_{PUG} 與 M_{SP} 之間有一比例 M 的關係，理論上當電路偵測到上橋電流時，會在 M_{SP} 的汲極產生 $1/M$ 的比例電流。圖 74 電路同樣可以分為兩個狀態，狀態一為 UG 信號為低邏輯準位，狀態二為 UG 信號為高邏輯準位。在電路中 $MN1$ 與 $MN2$ 提供兩組相同的偏壓電流。在狀態一時， UG 信號開啟 M_{PUG} 也開啟

MPSW, 使得 V_Y 等於 $I_L \cdot R_{DS-ON}(M_{PUG})$, 若 V_Y 小於 V_X 使得 V_1 小於 V_2 , 因此 MP1 會增大開啟程度以加大 I_{SEN} , 結果會 V_X 使降低直至 V_X 等於 V_Y 為止, 反之亦然。當 V_X 等於 V_Y 時 MSP 所得到的電流為上橋電流的 $1/M$ 其值為 I_L/M , 而流經 MP1 的實際電流僅為 $(I_L/M - I_2)$, I_2 為 MPD2 的偏壓電流, 因此 MPC 的功能就是為了補償 I_2 的損失。理論上 MPC 與 MPD2 必須具有完全相同的面積才會有相同的汲極電流, 觀察圖 74 中, MPC 與 MPD2 具有完全相同的源極電壓與閘極電壓, 但是 MPD2 的汲極電壓與閘極電壓相同, 而 MPC 的汲極電壓為 V_{SP} , V_{SP} 電壓一般比 V_2 低, 因此 MPC 的面積必須要調整得比 MPD2 略小, 才能使 I_C 近似於 I_2 , 所以補償後的電流可以回復到 I_L/M , 最後得到的 V_{SP} 等於 $(I_L/M) \cdot RS_2$ 或 $(I_L/M) \cdot (RS_1 + RS_2)$ 。

V_{SP} 電壓有兩組增益(gain)是為了脈波寬度調變模式與脈波頻率調變模式的需求, 在脈波寬度調變模式下, PFM_OK 為低邏輯準位, 因此增益為 RS_2 , 所以脈波寬度調變模式有較大的峰值電流; 在脈波頻率調變模式下, PFM_OK 為高邏輯準位, 因此增益為 $(RS_1 + RS_2)$, 使得脈波頻率調變模式的峰值電流較小。




圖 74. 可偵測電源級電路上橋電流之匹配式電流偵測電路, 並具有關閉時間固定偏壓功能以提升反應速度減短回復時間。...

表 3. 可偵測電源級電路上橋電流之匹配式電流偵測電路組成電晶體之尺寸對照表。

Label	M	Width	Length	Label	M	Width	Length
MPUG	8000	0.25 μm	0.20 μm	MPD1	4	0.25 μm	0.20 μm
MPLG	4000	0.25 μm	1.50 μm	MPD2	4	0.25 μm	0.20 μm
MPMG	28000	1.00 μm	0.18 μm	MPC	3	0.25 μm	0.20 μm
MSP	1	0.25 μm	0.20 μm	MP1	20	0.30 μm	0.20 μm
MPD	1	0.25 μm	0.20 μm	MPSW	1	3.50 μm	0.20 μm
MNB1	1	1.00 μm	3.00 μm	MNW1	1	5.00 μm	0.20 μm
MN1	1	1.00 μm	3.00 μm	MNW2	1	5.00 μm	0.20 μm
MN2	1	1.00 μm	3.00 μm				

4.5.3 改良式的電流偵測電路用於下橋電流偵測

圖 75 為一個可偵測下橋電流的匹配式電流偵測電路[34] [38],MPD1 至 MPD3 提供具有相同大小的偏壓電流 I_1 與 I_2 給 MN1 及 MN2。MN3 的閘極接在 N1 可藉由 N1 點電壓調整 MN3 的汲極電流, MN3 的汲極接至 N3 與 MN2 的偏壓電流一起匯流至 MNS, MN3 所流通的偵測電流透過 MP1 及 MP2 鏡射後流過 RS 產生 V_{SN} 電壓, 因位實際的偵測電流還必須包含 MN2 的偏壓電流, 因此 MNC 的閘極接至 N2 可以得到與 MN2 偏壓電流近似的補償電流, 再利用 MP3 及 MPC 將補償電流鏡射至 RS。

MNLG 與 MNS 的面積比為 1:M, MNS 為全時開啟由其源極端所接的兩組開關切換不同的狀態, MND 與 MNSW2 是同一組大小比例為 1:60 的開關, 而 MNSW2 的面積較 MNSW1 與 MNSW3 這一組開關小 10 倍。當 M_{NLG} 關閉時 MND 與 MNSW2 開啟, 使得 N_X 電壓等於 $I_1 * R_{ON}(MND)$ 且 N_Y 電壓等於 $I_2 * R_{ON}(MNSW2)$, 而 N3 的電壓則等於 $I_2 * [R_{ON}(MNSW2) + R_{ON}(MNS)]$, 由於 MND 的導通電阻較 MNSW2 與 MNS 的導通電阻和來的大, 因此 N3 的電壓較 N_X 電壓為低使得 MN3 微微導通而能夠在 M_{NLG} 開啟後快速導通。

當 M_{NLG} 開啟後也會令 MNSW1 與 MNSW3 這一組開關開啟並關閉 MNSW2, 由於 MND 的面積很小, 因此可以認定 MNSW3 將 N_X 電壓接至 GND 電位, 而 MNSW1 則將 N_Y 電壓接至 LX, 由於 LX 為負電壓使得 N3 電壓一開始也為負電壓, 因此 N2 電壓在此刻較低並使 N3 有較高的電壓, 以致於 MN3 加大自身的汲極電流, 以使 N3 電壓鎖在 GND 電位。當 N3 電壓成功鎖在 GND 電位時, N2 電壓會較為升高並使 N1 電壓略為降低, 讓各節點的電流電壓達到平衡狀態。如果 MNS




圖 76. 可偵測電源級電路下橋電流之改良式電流偵測電路，並具有關閉時間固定偏壓功能以提升反應速度減短回復時間。

表 4. 可偵測電源級電路下橋電流之改良式電流偵測電路組成電晶體之尺寸對照表。

Label	M	Width	Length	Label	M	Width	Length
MPUG	8000	0.25 μm	0.20 μm	MN3	4	0.50 μm	0.60 μm
MPLG	4000	0.25 μm	1.50 μm	MP1	2	0.40 μm	0.80 μm
MPMG	28000	1.00 μm	0.18 μm	MP2	2	0.40 μm	0.80 μm
MNS	2	0.25 μm	1.50 μm	MP3	2	0.25 μm	6.50 μm
MPD1	2	0.25 μm	0.20 μm	MPC	2	0.25 μm	6.50 μm
MPD2	2	0.25 μm	0.20 μm	MNSW1	50	5.00 μm	0.18 μm
MN1	2	0.90 μm	0.50 μm	MNSW2	50	5.00 μm	0.18 μm
MN2	2	0.90 μm	0.50 μm	MNSW3	5	5.00 μm	0.18 μm
MNC	2	0.90 μm	0.50 μm	MND	1	0.50 μm	1.20 μm

圖 77 為匹配式電流偵測電路與改良式電流偵測電路對下橋電流的偵測結果，改良式電流偵測電路在 MPD1 與 MPD2 的區域回授加強下，節點 N_y 電壓在 6.7ns 即與節點 N_x 電壓一致，反觀匹配式電流偵測電路並無區域回授加強，僅有 MN3 的電流回授機制，因此整體的反應速度就慢許多，結果需要約 13ns 才能達到相同的要求。




圖 77. 改良式下橋電流偵測電路與對稱式下橋電流偵測電路的比較波形。

4.6 虛擬連續導通模式 I_{PCCM} 準位的補償

電路

4.6.1 虛擬連續導通模式 I_{PCCM} 準位補償

在 3.1 節中的介紹提到 I_{PCCM} 是由偵測下橋電流轉換成電壓後與參考電壓 0.2V 比較，關閉圖 30 中的 M_{NLG} 並開啟 M_{PUG} 使電流維持在 I_{PCCM} 。在軟起動過程中脈波調變信號的寬度是線性的逐漸遞增，參考圖 30 中的 V_L 波形，在 M_{PUG} 開啟的區段中電感的兩端跨電壓為 V_{IN} ，而在 M_{NLG} 開啟的區段中電感的兩端跨電壓為 V_{OUT} ，因此在軟起動過程中電感電流上升的快但是下降的慢。隨著 V_{OUT} 越來越接近目標值電感電流在 M_{NLG} 開啟的區段中下降的斜率越來越快，這使得 M_{PMG} 開啟時電感電流不在是停留在 I_{PCCM} ，而是停留在比 I_{PCCM} 更低的位置，隨著 V_{OUT} 更接近目標值電感電流的位置還會更低，主要的原因是當下橋電流轉換成的電壓到了參考電壓值 0.2V 時比較器送出關閉 M_{NLG} 的信號，一直到 M_{NLG} 真正被關閉會有一段傳遞延遲時間(propagation delay)，改寫(4)為(59)可以很清楚的看出電感電流為什麼會停在比 I_{PCCM} 還要低的位置。

$$di = \frac{V_L \cdot dt}{L} \quad (59)$$

(59)等號右邊分母的 V_L 代表在 M_{NLG} 開啟區段中的電感兩端跨電壓， dt 代表的是傳遞延遲時間的大小， di 則指出當在遞延遲時間結束時電感電流的變化量，遞延遲時間是固定但是電感兩端跨電壓會隨著 V_{OUT} 上升而增加，因此要解決此問題可以使參考電壓 0.2V 在 V_{OUT} 等於目標值時酌量增加，在 V_{OUT} 等於 0V 時維持 0.2V 不變，增量不必是線性但必須要滿足讓電感電流維持在 I_{PCCM} 附近。

4.6.2 I_{PCCM} 電流準位補償電路設計

基於 4.6.1 節末所提到的概念，以圖 78 所描述的電路可以達到補償 I_{PCCM} 電流的效果。OP1 連接成單增益放大器，在 OP1 的非反相輸入端輸入了 0.2V 的參考電壓，在 N1 也會有 0.2V 的電壓輸出，當 R1 及 R2 無電流通過時 VR_2D 會輸出 0.2V，電路最右方的 MPL 是準位移位器(level shifter)，FB 輸入於 MPL 的閘極使得 N2 電壓為 $V_{FB} + V_{thp}$ ，因此補償電流 I_{COMP} 等於

$$I_{COMP} = 0.5 \cdot \mu_n \cdot C_{OX} \cdot \frac{0.3\mu}{2.8\mu} \cdot (V_{FB} + V_{thp} - V_{thn})^2 \quad (60)$$

如果 MNC 的障蔽電壓 V_{thn} 與近似 V_{thp} ，則補償電流 I_{COMP} 可以化簡為

$$I_{COMP} = 0.5 \cdot \mu_n \cdot C_{OX} \cdot \frac{0.3\mu}{2.8\mu} \cdot (V_{FB})^2 \quad (61)$$

透過 MIP1 與 MIP2 的鏡射， I_C 等於 I_{COMP} 使得 VR_2D 輸出電壓為 $0.2V + I_C \cdot R1$ 。




圖 78. I_{PCCM} 電流準位補償電路，根據回授電壓大小補償 I_{PCCM} 電流準位。

圖 78 所示為 I_{PCCM} 電流補償電路的模擬結果，N2 電壓為 FB 電壓再加上 MPL 的 V_{thp} ， I_C 為 I_{COMP} 鏡射之後的電流 I_C 乘上 R1 後的比較電壓呈現與 FB 電壓比例正相關。




圖 79. I_{PCCM} 電流準位補償電路的電壓電流模擬結果。



4.7 整體電路模擬結果

圖 80 為電源啟動的模擬結果， V_{DD} 爬出至約 1V 時 POK 信號才由低邏輯準位轉至高邏輯準位，因為 V_{DD} 尚未達到穩定，所以 POK 信號持續跟隨 V_{DD} 電壓。由於誤差放大器的輸出信號跟隨軟啟動信號動作，使得 FB 及輸出電壓平滑上升而不至有過衝現象，系統負載電流設定在 2mA 的輕載條件下，一旦輸出電壓到達目標值系統便會進入脈波頻率調變模式，此刻 PFM_OK 指示信號會由低邏輯準位轉至高邏輯準位，引導控制電路進一步改變控制方法。




圖 80. 具有軟啟動功能使得輸出電壓及回授電壓平滑爬升至目標值。

圖 81 為脈波頻率調變模式的模擬波形，由於在脈波頻率調變模式許多子電路包含振盪器皆被關閉以節省電能，因此兩相電路之間沒有相位差，可以看到 IL1 及 IL2 是同時運作，開關的控制是由上橋電流偵測器、下橋電流偵測器與一個固定時間的單擊電路負責，當電感電流開始上升至所設定的峰值電流，上橋電流偵測器會送出 CLOK 信號為高邏輯準位，上橋開關被關閉同時下橋開關被打開，電感電流開始下降，直到下橋電流偵測器送出 PCCM_OK 信號為高邏輯準位，下橋

開關被關閉同時飛輪開關被開啟，開啟時間是由單擊電路所決定，在圖 81 中由於比較器的遲滯範圍較小，因此 FB 電壓很容易就碰觸到遲滯上邊界，使得 PFM_REST 信號轉為高邏輯準位，而持續延長飛輪開關開啟時間，直到 FB 電壓下降到遲滯下邊界，PFM_REST 信號才轉為低邏輯準位，再次啟動脈波頻率調變模式的切換運作。




圖 81. 脈波頻率調變模式的電感電流漣波、輸出電壓漣波及控制信號。

圖 82 的模擬為脈波頻率調變模式轉為脈波寬度調變模式的過程，在脈波頻率調變模式中，各相電路的控制皆由比較器控制，所依據的信號是回授電壓的大小，因此電感電流 IL1 與 IL2 之間並無相位差，一旦負載電流加大，回授電壓因此持續下降一旦電壓下降至 0.59V，使得誤差放大器與振盪器重新啟動，系統進入脈波寬度調變模式。圖 83 的模擬顯示由脈波寬度調變模式轉為脈波頻率調變模式，在脈波寬度調變模式中一旦負載需求減少，切換的脈波寬度不會立即改變，因此多於的電荷儲存在輸出電容器上，只要回授電壓上升超過 0.61V 會令系統切換至脈波頻率調變模式，以迎合較少的輸出電流需求。




圖 82. 由脈波頻率調變模式轉為脈波寬度調變模式。




圖 83. 由脈波寬度調變模式轉為脈波頻率調變模式。

4.8 實現的晶片電路

本論文的電路是以 UMC 0.18 μm 1P6M 的製程進行實體電路佈局，晶片總面積為 1510 μm X 1496 μm 。圖 84 是整體電路的佈局，內含兩相電路的控制電路及共同的能帶參考電路與振盪器電路，上方佔去二分之一面積者為兩相電路的電感，每一個電感共用了五層金屬層且其寬度為 35 μm 。

實際佈局包括差動放大對、或是需要匹配(matched)的電流源皆採用共同質心(common centroid)[39]-[40] 佈局法，而需要匹配的電阻在佈局上皆會補上仿飾單元(dummy cell)以使電阻在製作程序中仍有不錯的對稱性。




圖 84. 整體電路的晶片佈局圖。




圖 85. 參考電壓電路佈局圖。




圖 86. 振盪器電路佈局圖。




圖 87. 電壓柙鎖電路佈局圖。




圖 88. 轉導放大器與補償元件佈局圖。




圖 89. I_{FCCM} 補償電路與判斷電路佈局圖。




圖 90. 下橋電流偵測電路佈局圖。




圖 91. 上橋電流偵測電路佈局圖。

第五章

結論與未來研究方向

5.1 結論

經過模擬設計驗證，利用本論文所提出的控制架構搭配實現在矽晶片上的 $0.2 \mu\text{H}$ 電感可以達到直流轉直流降壓式轉換器的目的，論文中所提出的改良式電流偵測電路可以有效的在 8ns 完成對下橋電流的偵測，使得虛擬連續導通模式操作得以運作，同時讓內部電路補償變得容易。

把功率電感實現在矽晶片上確實會令整體電路板面積頓時縮減不少，但是積體電路製程中的金屬層所使用的材質為鋁，當功率電感實現在矽晶片上時會有相當可觀的直流電阻，這些直流電阻不僅會增加功率消耗，還會影響到電感電流的線性度。

5.2 未來研究方向

尋找適合將電感實現在矽晶片上的積體電路製程，或利用可與控制電路一起封裝的超微型電感[41]-[43]，以增進功率電感的性能減少在電感上的損耗。另外搭配其它的控制方法如可變峰值電感電流，由於電感電流的變化較快，可以提升系統的暫態效能。

References

- [1] <http://www.sony.co.jp/~semicon/PKG/english/ic.html>.
- [2] Rincon-Mora G. A. and Allen P. E., "A Low-Voltage Low Quiescent Current, Low Drop-Out LDO," *IEEE Journal of Solid-State Circuit*, Vol. 33, Issue 1, January 1998.
- [3] Tantawy R. and Brauer E. J., "Performance Evaluation of CMOS Low Drop-Out Regulators," *2004 47th Midwest Symposium on Circuits and Systems*, Volum 1, 25-28 July 2004.
- [4] G. A. Rincon-Mora, *Current Efficient, Low Voltage, Low Drop-Out Regulators*, PhD Dissertation, Georgia Institute of Technology, 1996.
- [5] Chi-Chang Wang and Jiin-Chuan Wu, "Efficiency Improvement in Charge Pump Circuits," *IEEE Journal of Solid-State Circuit*, Volum36, Issue 6, June 1997.
- [6] Hoque M. R., Ahmad T., McNutt T. R., Mantooth H. A. and Mojarradi M. M., "A Technique to Increase the Efficiency of High Voltage Charge-Pumps," *IEEE Transactions on Circuits and Systems*, Volume 53, Issue 5, May 2006.
- [7] Starzyk J. A., Ying-Wei Jan and Fengjing Qiu, "A DC-DC Charge Pump Design Based on Voltage Doublers," *IEEE Transactions on Circuits and Systems*, Volume 48, Issue 3, March 2001.
- [8] Jongshin Shin, In-Young Chung, Young June Park and Hong Shick Min, "A New Charge Pump without Degradation in Threshold Voltage due to Body Effect," *IEEE Journal of Solid-State Circuit*, Volume 35, Issue 8, August 2000.
- [9] Robert W. Erickson, Dragan Maksimović, *Fundamentals of Power Electronics*, 2nd ed., KLUWER ACADEMIC PUBLISHERS, 2001.
- [10] Alireza Zolfaghari, Andrew Chan and Behzad Razavi, "Stacked Inductors and Transformers in CMOS Technology," *IEEE Journal of Solid-State Circuit*, Vol. 36, No. 4, April 2001.
- [11] Feng H., Jelodin G., Gong K., Zhan R., Wu Q., Chen C. and Wang A., "Super compact RFIC inductors in 0.18 μm CMOS with copper interconnects," *2002 IEEE Radio Frequency Integrated Circuits Symposium*, page 443-446, June 2002.
- [12] Aditya Makharia and Rincon Mora G. A., "Integrating Power Inductors onto the IC-SOC Implementation of Inductor Multipliers for DC-DC Converters," *The 29th Annual Conference of the IEEE on Industrial Electronics Society*, Vol. 1, November 2003.
- [13] Yue C. P. and Wong S. S., "On-chip spiral inductors with patterned ground shields for Si-based RF ICs," *IEEE Journal of Solid-State Circuit*, Vol. 33, No. 5, May 1998.

- [14] G. A., Rincon-Mora, "Active Capacitor Multiplier in Miller-Compensated Circuits," *IEEE Transactions of Solid-State Circuit*, Vol. 35, No. 1, January 2000.
- [15] Peter Hazucha, Gerhard Schrom, Jaehong Hahn, Bradly A. Bloechel, Paul Hack, Gregory E. Dermer, Siva Narendra, Donal Gardner, Tanay Karnik, Vivek De and Shekhar Borkar, "A 233-MHz 80%-87% Efficiency Four-Phase DC-DC Converter Utilizing Air-Core Inductors on Package," *IEEE Journal of Solid-State Circuit*, Vol. 40, No. 4, April 2005.
- [16] Ki Hyeon Kim, Jongryoul Kim, Hee Jun Kim, Suk Hee Han and Hi Jung Kim, "A Megahertz Switching DC/DC Converter Using FeBN Thin Film Inductors," *IEEE Transactions on Magnetics*, Vol. 35, No. 1, January 2000.
- [17] Lee Y. S., Wang S. J. and Hui S. Y. R., "Modeling, Analysis and Applications of Buck Converters in Discontinuous Input-Voltage-Mode Operation," *IEEE Transactions on Power Electronics*, Vol. 12, Issue 2, March 1997.
- [18] Witulski A. F., "Buck Converter Small-Signal Models and Dynamics: Comparison of Quasi-Resonant and Pulsewidth Modulated Switches," *IEEE Transactions on Power Electronics*, Vol. 6, Issue 4, October 1991.
- [19] Middlebrook R. D., "Small-Signal Modeling of Pulse-Width Modulated Switched-Mode Power Converters," *Proceedings of the IEEE*, Vol. 76, Issue 4, April 1988.
- [20] Sun J., Mitchell D. M., Greuel M. F., Krein P. T. and Bass R. M., "Modeling of PWM converters in discontinuous conduction mode. A Reexamination," *Power Electronics Specialists Conference 1998*, Volume 1, May 1998.
- [21] Miftakhutdinov R., "Analysis and optimization of synchronous buck converter at high slew-rate load current transients," *Power Electronics Specialists Conference 2000*, Volume 2, June 2000.
- [22] Zaohong Yang and Sen P. C., "DC to DC Buck Converter with Novel Current Mode Control," *Power Electronics Specialists Conference 1999*, Volume 2, June 1999.
- [23] Djekic O., Brkovic M. and Roy A., "High Frequency Synchronous Buck Converter for Low Voltage Applications," *Power Electronics Specialists Conference 1998*, Volume 2, May 1998.
- [24] Bartoli M., Reatti A. and Kazimierczuk M. K., "Open loop small-signal control-to-output transfer function of PWM buck converter for CCM: modeling and measurements," *Electrotechnical Conference, 1996 MELECON 8th Mediterranean*, Volume 3, May 1996.
- [25] Zongqi HU and Dongsheng MA, "A Pseudo-CCM Buck Converter With Freewheel Switching Control," *IEEE International Symposium on Circuits and Systems*, Vol. 4, page 3083-3086, May 2005.
- [26] Zongqi HU and Dongsheng MA, "A Pseudo-CCM/DCM SIMO Switching Converter with Freewheel Switching," *IEEE Journal of Solid-State Circuit*, Vol. 38,

Issue 6, June 2003.

- [27] Behzad Razavi, *Design of CMOS Integrated Circuits*, McGraw-Hill.
- [28] G. A. Rincon-Mora, *Voltage References from Diodes to Precision High-Order Bandgap Circuits*, John Wiley & Sons, INC.
- [29] Banba H., Shiga H., Umezawa A., Miyaba T., Tanzawa T., Atsumi S. and Sakui K., "A CMOS bandgap reference circuit with sub-1-V operation," *IEEE Journal of Solid-State Circuit*, Volume 34, Issue 5, May 1999.
- [30] Gunawan M., Meijer G. C. M., Fonderie J. and Huijsing J. H., "A curvature-corrected low-voltage bandgap reference," *IEEE Journal of Solid-State Circuit*, Volume 28, Issue 6, June 1993.
- [31] Cheung Fai Lee and Philip K. T. Mok, "A Monolithic Current-Mode CMOS DC-DC Converter with On-Chip Current-Sensing Technique," *IEEE Journal of Solid-State Circuit*, Volume 39, No. 1, January 2004.
- [32] Phillip E. Allen; Douglas R. Holberg, *CMOS Analog Circuit Design*, 2nd edition, Oxford University Press, 2002.
- [34] R. Jacob Baker, *CMOS Circuit Design, Layout and Simulation*, 2nd edition, John Wiley & Sons, 2005.
- [34] Hylas Y. H. Lam, Wing-Hung Ki and Dongsheng Ma, "Loop Gain Analysis and Development of High-Speed High-Accuracy Current Sensors for Switching Converters," *Proceedings of the 2004 International Symposium on Circuits and Systems*, Volume 5, May 2004.
- [35] Wing-Hung, "Current Sensing Technique Using MOS Transistor Scaling With Matched Current Sources," US Patent 5,757,174, May 26 1998.
- [36] H. Rooya Forghani-Zadeh and G. A. Rincon-Mora, "A Lossless, Accurate, Self-Calibrating Current-Sensing Technique for DC-DC Converter," *48th Midwest Symposium on Circuits and Systems*, Vol. 2, August 2005.
- [37] Chi Yat Leung and P. K. T. Mok, "An Integrated CMOS Current-Sensing Circuit for Low-Voltage Current-Mode Buck Regulator," *IEEE Transaction on Circuits and Systems*, Volume 52, Issue 7, July 2005.
- [38] Yat-Hei Lam, Wing-Hung Ki, Chi-Ying Tsui and Dongsheng Ma, "Integrated 0.9 V charge-control switching converter with self-biased current sensor," *The 2004 47th Midwest Symposium on Circuits and Systems*, Vol. 2, July 2004.
- [39] Alan Hastings, *The Art of Analog Layout*, Prentice Hall.
- [40] Dan Clein, *CMOS IC Layout Concepts, Methodologies, and Tools*, Newnes.
- [41] Sean Cian O. Mathuan, Terence O'Donnoell, Ningning Wang and Karl Rinne "Magnetics on Silicon: An Enable Technology for Power Supply on Chip," *IEEE Transactions on Power Electronics*, Vol. 20, No. 3, May 2005.
- [42] Sean Cian O. Mathuna, Terence O'Donnel, Ningning Wang and Karl Rinne, "Magnetics on Silicon: An Enabling Technology for Power Supply on Chip," *IEEE*

Transactions on Power Electronics, Volume 20, No. 3, May 2005.

[43] Zenchi Hayashi, Yasushi Katayama, Masaharu Edo and Haruhiko Nishio, “High-Efficiency DC-DC Converter Chip Size Module with Integrated Soft Ferrite,” *IEEE Transactions on Magnetics*, Volume 39, No. 5, September 2003.

