

行政院國家科學委員會專題研究計畫成果報告

設計、製作 CMOS 製程相容之微機械邏輯閘及其 IC 電源管理技術之應用

計畫編號：NSC 96-2221 -E-009-148

執行期限：07 年 08 月 01 日至 08 年 07 月 31 日

主持人：國立交通大學機械工程學系：陳宗麟 助理教授

計畫參與人員：國立交通大學機械工程學系：蔡俊胤學生

一、中文摘要

本計畫提出了一個具有邏輯功能的微機械邏輯元件(MEMS Logic Gate)，其製程將與 IC CMOS 相符合，最後預計導入電源管理系統 (power management) 中以改善因漏電流所產生之功耗等問題。本計畫為一三年的計畫，在先前的研究當中，我們利用模擬軟體 Matlab 和 Coventorware 進行微機械邏輯閘的設計，並驗證元件的機械特性 (共振頻率、運動振幅) 及電性特性 (驅動電壓、邏輯功能，等)。我們成功的製作出一微機械邏輯閘，並由實驗結果證明該邏輯閘的邏輯功能及該元件設計的可行性，然而該元件雛型中不具金屬—金屬接觸，因此無法與其他 IC 元件整合。在這第一年的計畫中，我們預計發展一具金屬--金屬接觸的微機械邏輯閘，在製作上分別採用 TSMC 0.35 CMOS MEMS 製程技術及與國家奈米元件實驗室 (NDL) 合作製造微邏輯閘元件。目前獲得初步成果，相關的製程仍在持續發展中。

關鍵詞：微機械切換器、邏輯功能、電源管理設計

Abstract

In this project, we designed and fabricated a MEMS logic gate, which has the “metal to metal” contact and can be fabricated by a CMOS compatible process. The proposed logic gate design can be used in “power management” circuits to reduce the leakage current of IC transistors. In the previous study, we have designed and fabricated a MEMS logic gate and its performance has been verified by experimental results. However, due to no metal to metal contact, the proposed design can not integrate with other IC transistors. This project is proposed for three years, and the goal of the first year is to fabricate the proposed device. We planed to achieve this goal by two means: one is to fabricate the device by using Tsmc 0.35CMOS MEMS process; the other one is to cooperate with National Device Lab (NDL) and develop a CMOS compatible fabrication process for this device. We have obtained some preliminary results. More experimental work is on the way.


Keywords: MEMS switch、Logic functions、Power management, MEMS logic gates

二、緣由與目的


隨著近年來可攜式裝置 (Mobile devices) 的盛行，其續航能力的要求提高，故半導體元件一直存在的漏電流及偏壓電流功率損耗問題也逐漸被重視，相關的解決辦法陸續被提出，包括：電源管理技術，微機械切換器 (MEMS switches)，等。微機械切換器具有低耗能、高絕緣性、低耗損、線性特性、可批次製造等優點。因此若可以研發出具邏輯功能之微機械切換器，便可直接取代數位線路 (digital circuits) 中某些 IC 邏輯閘，利用

此元件無漏電流的優點，解決嚴重的功率損耗問題，或是與其他電源管理設計整合，更有效率的降低漏電流及功率耗損的問題。

為了方便所製作的微機械邏輯閘與其他 IC 元件相整合，用以製做微機械邏輯閘的製程必須與 CMOS 製程相容。在此分別以 TSMC 0.35 CMOS MEMS 製程技術及與國家奈米元件實驗室 (NDL) 合作發展微邏輯閘元件製程。使用 TSMC 0.35 CMOS MEMS 製程的優點在於方便與其他 IC 元件整合，而其缺點之一在於所使用的金屬層 (鋁) 在常溫下容易氧化，使得接觸電阻過大，元件無法正常工作，且其製程固定，有可能無法製作出所設計微機械邏輯閘。因此本研究團隊與國家奈米元件實驗室合作，獨立發展具金屬—金屬接觸、CMOS 製程相容的微機械製程。



圖一 CIC Tsmc0.35um 製程技術製作的微機械邏輯閘



圖二 NDL Au 製程技術製作的微機械邏輯閘

三、研究報告結果與討論

為了驗證具金屬—金屬接觸、CMOS 製程相容的微機械邏輯閘的可行性，本計畫採用了兩種製程方式來製作，其研究成果分述如下：

3.1 : 0.35 TSMC CMOS MEMS 製程技術

採用該製成的兩大挑戰在於：(1) 金屬層鋁容易氧化，邏輯閘可能無電性訊號輸出；(2) 微機械邏輯閘需要一特殊的絕緣層設計，該製程可能無法製作出所需要的邏輯閘。針對第二項挑戰，我們分別設計了兩種元件，**其一是採用該製程中的鋁當犧牲層，其二是採用二氧化矽當犧牲層**。所設計的邏輯閘已於 CIC 的 MEMS35-97E 梯次中 tape out。所製作的邏輯閘如圖一所示。

在利用 oxide 當犧牲層的元件中，絕緣層是 oxide 上覆蓋一層氮化矽 (nitride)。在後製程 (post process) 中蝕刻犧牲層時，必須採用「時間控制蝕刻法」(time etch) 來避免過長的蝕刻時間，使得蝕刻液侵蝕當作絕緣層的 oxide。


在蝕刻技術二氧化矽中，已掌握到相關的蝕刻參數及實驗步驟如下表一所示[3]，

表一


Experiment parameters of the wet etch steps

Etch recipe for the sacrificial oxide	
BOE/IPA wet etching	
NH4F(40%)+HF(49%)	
	Step:
	(1) Acetone + H2O, 30min (PR/clean process)
	(2) BOE:IPA (9:1), 40min (etching setp)
	(3) IPA, 15min
	(4) H2O, 5s (remove residual product on the top metal surface)
	(5) IPA (or acetone), 15min (rise)
	(6) Hot bake (120°C for 20min)
Etch rate (Å min ⁻¹)	(7) ~8500 (low etch rate and bad selectivity between al ,nitride and oxide)

由表一可以很清楚的了解到利用微調的 BOE 蝕刻液參數，雖可以輕易的將結構層下的二氧化矽犧牲層清除乾淨，但亦出現了非預期的問題。主要問題在於所調製的 BOE 蝕刻液可能蝕刻 nitride 或是 undertake nitride 底下的 oxide 使得 nitride 層不見，進而使得原本藉由 oxide 連接的懸浮結構左右分離，元件製作失敗，其實驗結果如圖三所示。



(a) BOE 蝕刻前：nitride/oxide 連接左右結構層



(b) BOE 蝕刻後：連接左右結構層的 nitride/oxide 已不存在

圖三 BOE 蝕刻前後比較圖


由研究中顯示，採用 oxide 當蝕刻犧牲層會導致絕緣層遭侵蝕而不易成功。因此，嘗試另一種設計，以鋁為犧牲層，其蝕刻參數及實驗步驟如下表二所示。由表二得知[4]，蝕刻參數會因為 undercut 的長度不一而呈現明顯的非線性的反應，推測是因為磷酸具有黏滯性，所以深長的犧牲層，需要花費更長的時間蝕刻。因此為了加快蝕刻時間，etch holes 的大小及多寡扮演相當重要的角色。由

實驗圖四得知，鋁蝕刻液對蝕刻鋁及二氧化矽具備了相當好的選擇比。但是因為未考慮 Tsmc 製程中其中一道的 SF6 蝕刻，此氣體若長時間接觸 Aluminum 時會有 polymer 產生，此 polymer 使得鋁蝕刻液無法完全清除犧牲層，最後導致結構無法懸浮。由 SEM 圖五可清楚看到 polymer 的存在。再經研究過後發現若採用 Pad Mask，原本的 Aluminum hard mask 會改成 nitride passivation layer，使得 SF6 只能攻擊 nitride 而不會有 polymer 產生，其設計如圖六所示。更改設計後的晶片，目前尚在製作中。


表二

Experiment parameters of the wet etch steps

Etch recipe for the sacrificial aluminum	
Aluminum etchant	
Components, Proportion	80T [°C]
H ₃ PO ₄ 72.88 w%	
HNO ₃ 2.29 w%	
CH ₃ COOH 11.37 w%	
H ₂ O 13.46 w%	
Initial etch rate r0	340 um/min
Underetch 50 [um]	0.2 min
Underetch 150 [um]	1.6 min
Underetch 250 [um]	6 min




(a) 犧牲層（鋁）蝕刻前



(b) 犧牲層（鋁）蝕刻後。結構層仍完整存在

圖四為犧牲層（鋁）蝕刻前後比較圖



圖五 Polymer 產生會影響結構能否懸浮




圖六 利用 Nitride pad mask 來避免 Aluminum 長時間暴露於 SF6 下

3.2：南科 NDL Au 製程技術


鑒於 Tsmc 的製程無法更改，有可能無法製作出所需要的微機械邏輯閘，我們利用南部 NDL 的儀器設備，自行發展一微機械製程。此製程溫度控制在 300~400°C，電極部分利用金(Au)取代鋁(Al)來改善金屬氧化及接觸電阻過大的問題。且因為元件是在低溫製程製作，將可與 CMOS 製程技術相容。

此元件的結構層為 oxide，所以製程能否成功的關鍵因素，在於 oxide 薄膜的 residual stress 及如何調配沉積參數來降低此一應力，調整參數包括了 RF power 的大小、氣體流量、沉積厚度，等。經文獻回顧後得知，影響薄膜應力最大的因素在於[N2O]/[SiH4]的比例[4] [6]，如圖七所示。邏輯元件製作成果如圖八所示，結構已完全釋放 (release) 成功。但目前所調配出來的參數其 N2O 與 SiH4 的比例約為 5，因此為一「縮應力」(compressive


stress)，而使得結構呈現 convex 形狀，且由於變形量過大，懸浮結構已經碰觸底板 (substrate)，因此不具邏輯功能。其結構彎曲程度可由 CIC 所提供的白光干涉儀得知(圖九)。目前正在嘗試的改善的方法為沉積另一具「張應力」(tensile stress)的薄膜，設法使得懸浮結構層往上彎曲。




圖七 不同氣體比例的沉積條件下，薄膜殘餘應力值



圖八 以 Au contact 製程技術製作的邏輯元件




(a) 白光干涉儀所量測出的 3D 結構圖



(b) 微機械邏輯閘的 profile 圖

圖九 白光干涉儀所量測得到的結構層。如圖所示，結構呈現 convex 形狀

在日前國家晶片系統中心 (CIC) 開發另一 Bio MEMS 製程，其製程中包含有沉積 Au 材料層，因此將有助於改善金屬氧化及接觸電阻過大的問題。本實驗室亦因應此變革設計新的 layout (如圖十) 來製作邏輯閘。惟可能的問題在於及 Au 層僅有一層，且其相關線寬過大。其可行性，仍在審慎評估中。



圖十 為利用 Bio MEMS 製程技術開的微機械邏輯閘元件

四、計畫成果自評

1. 本計劃以 TSMC CMOS MEMS 製程技術和 NDL Au 製程技術進行微機械邏輯閘的製作，雖未完全成功製作出所需要的元件，然而在不間的嘗試過程中，已完全掌握兩種製程技術的關鍵參數。相信在下年度會有突破性的發展。

五、參考文獻

- [1] Weiting Kuo, "MEMS Logic Gates," Department of Mechanical Engineering College of Engineering National Chiao Tung University, 2005
- [2] Gabriel M. Rebeiz, Jeremy B. Muldavin, "RF MEMS Switches and Switch Circuits", 2001.
- [3] S.Majumder, J. Lampen, R. Morrison, J. Maciel, "MEMS Switches", 2003
- [4] Kirt R. Williams, Senior Member, IEEE, Kishan Gupta, Student Member, IEEE, and Matthew Wasilik, "Etch Rates for Micromachining Processing—Part II," Journal of Microelectromechanical systems, vol. 12, no. 6, December 2003
- [5] Robert Sattler, Florian Plötz, Gernot Fattinger, Gerhard Wachutka, "Modeling of an electrostatic torsional actuator: demonstrated with an RF MEMS switch", 2001
- [6] Florian Plötz, S. Michaelis, R. Aigner, H.-J. Timme, J. Binder, R. Noé, "A low-voltage torsional actuator for application in RF-microswitches", 2000
- [7] A. Hirata, K. Machida, H. Kyuragi, M. Maeda, "A Micromechanical Switch as the Logic Element for Circuits in Multi Chip Module on Si (MCM-Si)", 1999
- [8] Tsunglin Chen, "Design and Fabrication of PZT-Actuated Silicon Suspensions for Hard Disk Drives", Ph.D. dissertation, Berkeley, 2001.

