# 行政院國家科學委員會補助專題研究計畫成果報告

## RF CMOS 特性量測,模式建立與可靠性研究

計畫類別: 個別型計畫

計畫編號: NSC - 89 - 2215 - E - 009 - 034

執行期間: 88 年 8 月 1 日至 89 年 7 月 31 日

計畫主持人: 汪大暉

本成果報告包括以下應繳交之附件: 赴國外出差或研習心得報告一份 赴大陸地區出差或研習心得報告一份 出席國際學術會議心得報告及發表之論文各一份 國際合作研究計畫國外研究報告書一份

執行單位:交通大學電子工程學系

中華民國 88年10月20日

## RF CMOS 特性量測,模式建立與可靠性研究 RF CMOS Characterization, Modeling and Reliability Study

計畫編號:NSC 89-2215-E-009-034 執行期限:88年8月1日至89年7月31日 主持人:汪大暉 國立交通大學電子工程學系

## 一、中文摘要

由於無線通訊的發展, RF CMOS 已成 為一極具前瞻性之研究領域。在本計劃 中, 吾人首先測量元件高頻 S-參數與雜訊 特性, 並建立與 BSIM3 相容之高頻電路模 式及完成模式參數萃取流程。在雜訊特性 方面, 吾人由所建立的 RF CMOS 電路模 式估計閘極與基極電阻對雜訊的影響, 並 進而模擬雜訊參數。

## **關鍵詞**: RF CMOS, S-參數, 雜訊, 電路 模式, 基極電阻。

#### Abstract

RF CMOS has been considered to be a very promising technology in wireless communication due to its low cost, low power operation and VLSI capability. In this project, the device high frequency Sparameters and noise properties have been characterized. Then, we develop a BSIM3 compatible RF CMOS model and establish a model parameter extraction procedure. In addition, we estimate the gate and substrate resistances effect on the noise properties and calculate noise parameters from the high frequency RF CMOS model.

Keywords: RF CMOS, S-parameters, noise, RF CMOS model, substrate resistance.

## 二、計劃緣由與目的

由於無線通訊的蓬勃發展以及廣大潛 力,RF CMOS 已成為一極具前瞻性之研 究領域。相較於 GaAs 或 Bipolar 技術, CMOS 具有低成本,低功率消耗以及 VLSI 製作能力等優勢。隨著 CMOS 元件尺寸繼 續縮小,gm 上升,以及元件技術的創新(例 如 SiGe),預估當閘極長度低於 0.15μm 時, CMOS 將較 BiCMOS 更具競爭優勢 [1]。近年來, 無論學術界或工業界對於 RF CMOS 之研究, 均相當積極。每年 IEDM、 VLSI, 均有相關論文發表。目前利用 0.25µm CMOS 元件製作之電路, 其操作頻 率已可達 10GHz 以上[2]。由於 RF 電路之 設計,必須考量元件間阻抗匹配,準確的 元件高頻模式,模式參數萃取以及元件雜 訊(noise)特性等可靠因素,將成為技術發展 之重要關鍵。

在 RF CMOS 電路模式方面,由於現有 之小訊號模式大部分皆建立於低頻觀點 上,當元件操作於高頻時(>1GHz),額外之 雜散電容,電感與電阻效應將逐漸呈現, 傳統之低頻模式將不在適用。另一方面, BSIM3 之 CMOS 模式已漸成為數位電路設 計所共通使用之電路模式,而建立完整的 元件參數萃取流程與建立 BSIM3 相容之 RF 電路模式,為目前眾多研究機構之努力 目標[3,4]。

## 三、結果與討論

在高頻的操作模式之下,原有的 MOS 小訊號等效電路已不符使用。經由 S-參數 的量測,我們可觀察出必須把閘極與基極 電阻效應考慮進去;這是因為高頻訊號可 分別經由閘極電容(Cox)與源極及汲極之 接面電容而行成通路。其示意圖如圖一所 示。

圖二為 S<sub>11</sub> 量測結果。在低頻處,我們 可以估算出大約 750Ω的純電阻,這是因為 我們使用的元件在閘極有一 leakage path; 而在高頻處,S<sub>11</sub>跟隨著一個電阻約為 10Ω 的 contour,且呈現電容性。綜合以上資 料,我們可得到由閘極端看入的輸入阻抗 等效電路,如圖二右方所示。

圖三為 S<sup>22</sup>量測結果。同理我們可以約 略看出由汲極端看入的輸入阻抗等效電 路,如圖三右方所示。 經由 S-參數的觀察,我們可以建立完整的 RF CMOS model,如圖四所示,我們 將根據此 model,並利用 IC-CAP 來作 DC 與 AC 的參數萃取。圖五到圖八為我們模 擬的結果,與量測值相吻合。由 DC 參數 的萃取,我們可以得到 BSIM3 MOS model 的標準參數;而由 S<sub>11</sub> 可萃取出 R<sub>g</sub>與 R<sub>L</sub>, 由 S<sub>22</sub> 可萃取出 R<sub>sub</sub>,由 S<sub>12</sub> 則可萃取出 C<sub>GDO</sub>,其結果並列於圖五之中。

有了完整的 RF CMOS model 之後, 我 們將利用 noise-two-port 的概念來估算閘極 電阻與基極電阻對雜訊特性的影響。首先 我們必須先排除先前提到的 leakage path( $R_L$ =750 $\Omega$ )所產生的 thermal noise, 經 由雜訊等效電路 de-embedding 的結果, 我 們可扣除此部分所產生的雜訊, 如圖九之 曲線 B 所示。

為了估算方便,我們將 substrate network 簡化成單純的一個電阻  $R_B$ ,其示 意圖如圖十所示,經由 IC-CAP 的參數萃取 流程我們可得到  $R_B\approx 25\Omega$ ,  $C_{DB}=C_{SB}\approx 566 fF$ 。小訊號模型如圖十一所 示,根據此模型,我們可以推導出雜訊參 數的 analytical form,如下所示:

$$In \approx \frac{jwC_{GS}}{g_m} (I_{dn} + I_B)$$
$$Vn \approx V_G + \frac{1 + jwR_GC_{GS}}{g_m} (I_{dn} + I_B)$$

 $\Rightarrow$ 

$$Gn = \frac{\overline{In^{2}}}{4KTB} = \frac{w^{2}C_{GS}^{2}Xg_{d0}}{g_{m}^{2}} + \frac{w^{4}R_{B}C_{GS}^{2}C_{DB}^{2}}{[1 + (wR_{B}C_{DB})^{2}]g_{m}^{2}}$$

$$Ru = \frac{\overline{Vu^{2}}}{4KTB} = R_{G} \qquad (\overline{V_{G}^{2}} = 4KTR_{G}B)$$

$$Zc = Rc + jXc = R_{G} + \frac{1}{jwC_{GS}}$$

$$R_{opt} = \sqrt{\frac{R_{G}}{Gn} + R_{G}^{2}}$$

$$X_{opt} = \frac{1}{wC_{GS}}$$

$$F_{min} = 1 + 2Gn(R_{G} + R_{opt})$$

根據雜訊等效電路 de-embedding 的方 法與雜訊參數的 analytic form,我們將估計 閘極電阻與基極電阻對雜訊參數的影響, 如圖十二所示。由圖中我們可以觀察出在 頻率為 2GHz 處,  $R_B \oplus R_G 均分別有 0.3dB$ 的影響;除此之外,我們還可看出在較低 頻時,  $R_B$ 所造成的雜訊效應相對上來說較  $R_G$ 為大, 而  $R_G$ 所造成的雜訊效應隨著頻 率的增加而增加。

由 Gn 的 analytic form 我們可以看出, 當 R<sub>B</sub> 趨近於 0 或趨近於無限大時,最後一 項所造成的效應越不明顯。這告訴我們如 能將 MOS 的 R<sub>B</sub> 降到最低,或是如 SOI 結 構一樣將 R<sub>B</sub> 提升到無限大,均可降低基極 電阻所造成的雜訊效應。

接下來,我們可由小訊號模型來模擬 雜訊參數。在我們的量測結果中,Fmin是 沒有 leakage path 的元件所量到的結果。首 先,由量測的 S 參數萃取出  $R_G$ 、 $C_{GS}$ 、 $g_m$ 等參數,再加上先前萃取出的  $R_B$ 與  $C_{DB}$ 、  $C_{SB}$ ,將這些參數帶入 noise analytical model,即可模擬雜訊參數。如圖十三到十 六所示,均與量測結果吻合。

### 四、結論

本研究建立了完整的 RF CMOS model 與參數萃取之流程,其主要關鍵在於 substrate network 的模式建立。在雜訊分析 方面,我們估算出在頻率為 2GHz 處,  $R_B$ 與  $R_G$ 均分別有 0.3dB 的影響,所以,如何 降低  $R_B$ 與  $R_G$ 所造成的雜訊,將為降低雜 訊的關鍵。

#### 五、參考文獻

[1]Private communication (with Lucent Technology)

- [2]B. Razavi et al, *IEEE International Solid-State Circuits Conference*, p.176, 1994
- [3]W. Liu etal, IEDM Tech. Dig., p.309, 1997
- [4]J. J. Ou et al, VLSI Symp. Dig., p.94, 1998



n+

#### 圖一 閘極與基極電阻效應示意圖



### 圖三 S22 量測結果與汲極輸出端等效電路



圖五 DC 特性量測與模擬結果







### 圖二 S11 量測結果與閘極輸入端等效電路



圖四 完整 RF CMOS 模型



圖六 S<sub>11</sub>,S<sub>22</sub> 量測與模擬結果



圖八 S<sub>12</sub>量測與模擬結果



圖九 A:w/leakage path B:de-embedding leakage path C:w/o leakge path

















