

行政院國家科學委員會專題研究計畫 成果報告

以電子背散射繞射儀(EBSD)來研究錫膜的電遷移行為

計畫類別：個別型計畫

計畫編號：NSC93-2216-E-009-018-Y

執行期間：93年02月01日至94年01月31日

執行單位：國立交通大學材料科學與工程學系(所)

計畫主持人：陳智

計畫參與人員：陳智，魏程昶，劉書宏

報告類型：精簡報告

報告附件：國際合作計畫研究心得報告

處理方式：本計畫可公開查詢

中 華 民 國 94 年 5 月 16 日

行政院國家科學委員會補助專題研究計畫

成果報告
期中進度報告

以電子背散射繞射儀(EBSD)來研究錫膜的電遷移行為

計畫類別： 個別型計畫 整合型計畫

計畫編號：93-2216-E-009-018-Y

執行期間：2004年02月01日至2005年01月31日

計畫主持人：陳智

共同主持人：

計畫參與人員：魏程昶，劉書宏

成果報告類型(依經費核定清單規定繳交)： 精簡報告 完整報告

本成果報告包括以下應繳交之附件：

赴國外出差或研習心得報告一份

赴大陸地區出差或研習心得報告一份

出席國際學術會議心得報告及發表之論文各一份

國際合作研究計畫國外研究報告書一份

處理方式：除產學合作研究計畫、提升產業技術及人才培育研究計畫、

列管計畫及下列情形者外，得立即公開查詢

涉及專利或其他智慧財產權，一年 二年後可公開查

詢

執行單位：國立交通大學材料系

中華民國 94 年 5 月 16 日

1、中文摘要

近幾年來，半導體工業對於元件運算速度及效率方面的提昇，一直是一項發展的重點趨勢。因此，在積體電路(integrated circuit)製作技術邁入 ULSI (ultralarge scale integration)製程的情形下，必然促使元件的金屬連線朝向微小化製作發展。在此一發展過程中，將對可靠度造成極大威脅的一個重要課題便是錫鬚的生成。因此，若我們能探討晶格中原子遷移的擴散機制必定將對於工業與學術界帶來重大的幫助。於本年度研究成果中，我們不僅成功利用微影技術製作出可藉由 EBSD 分析的純錫薄膜試片，且成功地建立 EBSD 的分析技術。而在研究結果中我們發現，經過熱處理過後的試片除了擁有 preferred orientation 的性質外，其 misorientation 角度皆集中於低角度。此一結果將極有可能會是減緩錫鬚成長的重要因素之一。

關鍵字：EBSD 分析、錫晶鬚、熱時效處理

2、前言

隨著半導體元件尺寸的微小化勢在必行，元件間連結 (interconnect) 尺寸也漸縮小，但導線中單位面積所通過的電流卻更為增加，以致流經各導線間的電流密度升高，而發生電遷移破壞的情形。最早在 1960 年代就開始有鉛、銀金屬的電遷移 (electromigration, EM) 研究等等[1,2,3]。近來因為環境保護的考量，所以使得無鉛鉛錫逐漸地取代傳統的有鉛鉛錫[4]。而在大部份的無鉛鉛錫中，錫的成分比例皆超過 95%。在眾多的無鉛鉛錫中，目前預計針對 SnAg (96.5Sn3.5Ag), SnCu (SnCu0.7), 以及 SnAgCu (SnAg3.5Cu0.7)等三種鉛錫都是將來有可能取代含鉛鉛錫的 candidates。由於這些鉛錫都含多數的錫，因此，對純錫的 Electromigration 了解顯得更加重要。

目前，在電遷移的實驗測試中最主要發現的情形是 void、hillock 的產生。然而，在 1983 年日本學者 Kawanaka 與 2002 年 George T. T. Sheng 所發表的文獻中指出：錫晶鬚的直徑大小與其原始的錫晶格或晶格間的晶界大小有某種程度的相關連 [5,6]。這引起了我們極大的興趣。此外，美國加州大學洛杉磯分校 (UCLA) 材料系的杜經寧教授團隊於 2002 年所報導的研究中，提出可使用同步輻射 (synchrotron radiation) 對於自發性的錫晶鬚做一結構性地及應力的分析[7]。

因此，如果我們能在進行電遷移測試前即已對純錫金屬薄膜表面的晶格作 EBSD 分析，應能對錫晶鬚及其原屬晶格做更深入的瞭解。

3、實驗步驟

圖一為本研究之試片結構圖。試片的製作方法將利用半導體製程的技術並設計合用的光罩來同步製作。

試片製作方式敘述如下：

1. 利用黃光微影製程，先將所需之圖案於矽基材上定義出來，爾後使用高密度偶合電漿蝕刻(ICP)的方式於矽基材上蝕刻出 $10\mu\text{m}$ 深度的洞。
2. 之後在矽基板上成長一層氧化層，以求達到對電性絕緣的效果，其氧化層之厚度為 5000\AA 。
3. 利用 E-gun 蒸鍍的方式來鍍上鈦、銅之二層金屬膜其厚度分別為 8700\AA 與 6000\AA 。此時試片上應有四層薄膜，分別從最底下開始為矽基板、氧化層、鈦金屬墊層與銅金屬墊層。
4. 利用第二道微影製程與 FeCl_3 溶液，定義出我們所需的銅金屬薄膜圖形。
5. 使用純錫薄片於 280°C 的環境下將純錫壓入 $10\mu\text{m}$ 的洞內，以產生純錫薄膜線路。

試片時製作完成後，利用 SEM 觀測表面形貌，同時使用 EBSD 分析 Sn line grain distribution 與晶粒方位之訊息。

4、結果與討論

對於純錫方面的研究，一般皆著重於錫鬚的成長速率與表面應力對錫鬚成長的影響，但卻鮮少有研究能夠明白的指出純錫金屬薄膜表面的晶格對於錫鬚成長機制的影響。為達到此一目的，我們必須先利用 EBSD 對未通電前之錫薄膜表面做一深入的了解。因此，本實驗室便成功建立了 EBSD 對錫薄膜表面晶格檢測的分析技術，並能詳細分析出未經過熱處理與經過熱處理過後表面的晶格分佈狀況。

4.1、未經過熱處理之 EBSD 分析結果

圖二為 280°C 的環境下製作完成之 SEM 照片。經由電子槍加速電壓 15Kev 條件下，本實驗室製作之試片可分析率已達 99%。其圖三為 EBSD 之分析結果，由圖中我們可以得知經過 reflow 過後之純錫晶粒大約為 $1\mu\text{m}$ 左右，且於 RD 方向的分析結果不難發現，純錫薄膜在製作完成初期擁有 [001] 的 preferred orientation。此外，我們也由 ND 方向之 $\{0,0,1\}$ pole figure 結果中發現，在此種純錫薄膜試片中，大部份的晶格長軸皆朝向於試片上方。

經由蒙地卡羅模擬結果，我們可以得知於工作電壓 25Kev 下，入射電子之作用體積將大於 $1\mu\text{m}$ ，如圖五所示。此意味著電子束作用於錫薄膜上的作用影響將大於純錫之晶粒尺寸，此結果將造成訊號的相互干擾，進而促使錫薄膜上部份晶粒方向無法順利解析出來。圖六為工作電壓 25Kev 時對錫薄膜表面之 EBSD 分析結果。在圖六(b)、(c)與(d)中我們可以明顯的發現，在 ND、RD 與 TD 除了 [100]、[001]和[110]三個面可明確地分析出，其餘便由於電子訊號的互相干擾而難以解析出來。

4.2、經 200°C 、69hrs 熱處理後之 EBSD 分析結果

圖二為試片經 200°C 、69hrs 熱處理後，使用硝酸、醋酸和甘油微蝕表面之 SEM

圖。經由熱處理後，純錫薄膜晶粒將成長至數十微米之大小。經由 EBSD 分析，我們明確地解析出各個晶粒的方向。同時，由結果中我們發現，經熱處理過後的晶粒仍擁有 preferred orientation 的性質。如圖八(b)，於 ND 方向的 mapping 結果可知，大部份的晶粒方向較靠近[001]。圖八為經過熱處理過後之 misorientation 結果。其中不難發現，經熱處理過後之 misorientation 角度皆集中於低角度。

5、結論

在本年度計畫中，本實驗室已成功利用微影技術製作出可藉由 EBSD 分析的純錫薄膜試片。同時，我們於本年度中亦成功地建立 EBSD 的分析技術。相信此項成果，將對於學術研究與探討晶格中原子遷移的擴散機制必定能帶來極大地助益。


於本年度研究成果中我們也發現，經過熱處理過後的試片除了擁有 preferred orientation 的性質外，其 misorientation 角度皆集中於低角度。此一結果將極有可能是減緩錫鬚成長的重要因素之一。我們相信於不久的將來，我們將釐清錫原子的擴散機制，並能有效地減緩錫鬚成長，以提高不管是電子構裝中錒錫接點還是引腳架構裝的可靠度。使得整個電子元件的運作更為順暢。

這些成果相當令人興奮，但仍然需要很多後續的努力來做更深入的研究。


6、參考文獻

1. H. B. Huntington, J. Phys. Chem. Solid, 20, p76-87, 1961.
2. J. R. Black, IEEE Trans Electron Device, ED-16, p338, 1969.
3. I. A. Blech, J. Appl. Phys. 40 (2) , p485, 1969.
4. R. Schetty, Circuit World **27**, 17 (2001).
5. R. Kawanaka, K. Fujiwara, S. Nango, and T. Hasegawa, Japan. J. Appl. Phys., Part I **22**, 917 (1983).
6. George T. T. Sheng , C. F. Hu, W. J. Choi, K. N. Tu, Y. Y. Bong and Luu Nguyen, J. Appl. Phys. **92**, 64 (2002).
7. Choi W. J., Lee T.Y., Tu K. N., Tamura N., Celestre R. S., Macdowell A. A. , Bong Y. Y., Nguyen L. , Sheng G. T. T. "Structure and kinetics of Sn whisker growth on Pb-free solder finish." IEEE. 2002, pp.628-33. Piscataway, N. J., USA.


(a)



(b)




圖一、本計畫製作之試片示意圖(a) 側面圖 (b) 平面圖。




圖二、為試片製作完成後之 SEM 圖。


(a)




(b)




(c)




(d)




圖三、純錫薄膜之 EBSD 分析結果。(a)分析區域與晶格方位示意圖。(b)、(c)與(d)分別為 ND、RD 與 TD 方向之晶格 mapping 圖。




圖四、ND 方向之 $\{0,0,1\}$ pole figure 結果。




圖五、傾斜 70 度、工作電壓 25Kev 時經蒙地卡羅模擬的電子束散射情形。




圖六、工作電壓 25Kev 時 EBSD 分析結果。(a)分析區域與晶格方位示意圖。(b)、(c)與(d)分別為 ND、RD 與 TD 方向之晶格 mapping 圖。



圖七、試片經過 200 °C、69hrs 熱處理後表面晶粒尺寸之 SEM 圖。



圖八、經過熱處理過後之 EBSD 分析結果。(a)分析區域與晶格方位示意圖。(b)、(c)與(d)分別為 ND、RD 與 TD 方向之晶格 mapping 圖。



圖八、經過熱處理過後之 misorientation 結果。