

行政院國家科學委員會專題研究計畫 成果報告

利用 CMOS 製程設計數位電視寬頻選台器

計畫類別：個別型計畫

計畫編號：NSC91-2213-E-009-131-

執行期間：91年08月01日至92年07月31日

執行單位：國立交通大學電信工程學系

計畫主持人：高曜煌

報告類型：精簡報告

處理方式：本計畫涉及專利或其他智慧財產權，2年後可公開查詢

中 華 民 國 92 年 9 月 17 日

行政院國家科學委員會專題研究計畫成果報告

計畫編號：NSC90-2213-E009-131

執行期限：91 年 08 月 01 日至 92 年 07 月 31 日

主持人：高曜煌 交通大學電信研究所教授

電話：5712121-54541 傳真：5710116 E-mail: yhkao@cc.nctu.edu.tw

計劃撰寫者：呂逸群 電信碩士班研究生

一、中文摘要(及關鍵字)

在本篇論文中提出一個輸入為 50~860MHz，輸出為 43.75MHz 之金氧半整數式數位電視諧調器，其中包含了低雜訊放大器，混波器，壓控振盪器，頻率合成器。

關鍵字：低雜訊放大器，混合器，壓控振盪器，相位雜訊

Abstract

This paper presents a CMOS Digital TV tuner with input Radio frequency from 50-860 MHz and output IF frequency at 43.75MHz .It consists of LNA , mixer , VCO , PLL.

Keyword: Frequency synthesizer, prescaler, VCO, phase noise

二、計劃緣由與目的

隨著數位電視(DTV)的即將開播，屆時 Tuner IC 的需求量會大為增加，而其中一個重要的零組件“Silicon Tuner IC ”是整個電路的重要核心。由於 CMOS 技術日益成熟，先進的 0.18um 及 0.25um 的製程使得射頻電路品質更好，而具有高整合性、低成本、低功率消耗及製作簡單的 CMOS 技術讓 SOC (System On a

Chip) 不再是不可及的目標。目前 tuner 的規格為從 50-860MHz 的訊號選出其中一個電視頻道 6MHz，並固定在特定頻道輸出(如 43.75MHz 美規)。Tuner IC 組成基本區塊包括 VCO、Mixer、LNA、PLL 等，由於是多頻道運作，所以它的挑戰是寬頻、高線性、低雜訊、低失真。本實驗室的計畫就是朝著 Tuner IC 的設計發展方面努力。

三、研究方法

(1) 寬頻低雜訊放大器

CMOS 寬頻低雜訊放大器整體電路如圖 1 所示，其中電晶體 M_{b1} 藉由一個簡單的 C-R 高通濾波器($C_{B1}-R_{B1}$)交流耦合到射頻輸入端，此高通濾波器的正 3dB 頻率必須遠高於 50MHz，如此同時可另電晶體 M_b 的直流閘極電壓設定在 V_{DD} ，從偏壓的觀點來看，電晶體 M_4 , M_a 和電阻 R_{B2} 、 R_{B3} 組成一個電流鏡架構，在操作的頻帶內電容 C_{B2} 必須確保把電晶體 M_a 的閘極交流連接到地，如此電晶體 M_a 才能操作成為一個共閘極放大器。量測結果:送入 50dBm 的訊號接著觀察頻譜的大小，輸出頻譜如圖 2 所示：

(2) 高線性混合器設計

混波器最大的挑戰在於其要求之高線性度，為了達高線性度之升頻混波器，將原本 Gilbert Cell Mixer 之電流源移除，並於 RF 埠之源極加上電阻，如圖 3 所示，圖 4 是混波器輸出頻譜，表 2 則是量測結果。

(3) 寬頻壓控振盪器設計

在 LC tank 選取部分，選取 TSMC 所提供的電感 Q 值在 1.2GHz ~ 2.1GHz 為最大的螺旋電感，如圖 1 所示，選擇 4.5 圈的螺旋電感，接著設計偏電流及電晶體元件大小，使 $L^2g_L^2/I_{bias}$ 愈小，phase noise 愈好，所以在每一個 I_{bias} 求得滿足起振條件的最小 $L^2g_L^2$ ，但最佳工作點選在 L-limited 和 I-limited 的交界。可得到一組 bias current (I_{bias})和 LC tank 的值。接著決定 PMOS varactor 的大小，以達到我們所需的頻段範圍 1.27GHz ~ 2.08GHz，當 varactor 的大小決定之後，我們發現可調頻

寬不是很大,以及為了考慮 VCO 的增益,所以用 4 個位元來達到我們所需的頻段
VCO 架構採用互補式 LC tank VCO 的架構,如圖 5 所示。

REFERENCES

- [1] Behzad Razavi, “RF Microelectronics”, chapter 5, Prentice Hall, 1997
- [2] J. Rudell et al., “A 1.9 GHz wide-band IF double conversion CMOS integrated receiver for cordless telephone applications,” IEEE J. Solid-State Circuits, vol. 32, no.12, pp. 1997~2071, Dec. 1997
- [3] Joel Birkeland and Rick Sherman, “A Silicon Mos MMIC Upconverter for CATV Applications,” IEEE Radio Frequency Integrated Circuits (RFIC) Symposium, pp. 23 – 26, 1997.
- [4] S. Birleson, J. Esquivel, P. Nelsen, J. Norsworthy, and K. Richter, “Silicon Single-chip Television Tuner Technology,” Consumer Electronics , ICCE. 2000, Digest of Technical Papers, Page(s): 38 – 39.
- [5] D.B.Lesson, “A simple model of feedback oscillator noise spectrum”, proc.IEEE., ol.54,pp.329 ~ pp.330, Feb,1966.
- [6] A. Hajimiri and T. H. Lee, “A General Theory of Phase Noise in Electrical Oscillators”, IEEE JSCC, Vol.33, No.2, pp.179 ~ pp.194, February 1998.
- [7] H.Darabi, and A. A. Abidi, “Noise in RF-CMOS Mixers: A Simple Physical Model”, IEEE TSSC, Vol. 35, No. 1 Jan 2000.
- [8] J. J. Rael and A. A. Abidi, “Physical Processes of Phase Noise in Differential LC Oscillators”, IEEE CICC, pp.569 ~ pp.572, 2000
- [9] E. Hegazi, H. Sjoland, and A. A. Abidi, “A Filtering Technique to Lower Oscillator Phase Noise”, ISSCC, pp.364 ~ pp.365, 2001

- [10] A. Hajimiri and T. H. Lee, "Design Issues in CMOS Differential LC Oscillators", IEEE JSCC, Vol.34, No.5, pp.717 ~ pp.724, May 1999.
- [11] T. H. Lee, "The Design of CMOS Radio-Frequency Integrated Circuits", Cambridge University Press, 1998.
- [12] C. M. Hung, B. A. Floyd, N. Park, and K. K. O, "Fully Integrated 5.35GHz CMOS VCOs and prescalers", IEEE TMTT, Vol. 49, No.1, Jan 2001.
- [13] B. Razavi, K. F. Lee, and R. H. Yan, "A 13.4GHz CMOS Frequency Divider", IEEE ISCC, pp.176 ~ pp.177, 1994.
- [14] N. Krishnapura , and P. R. Kinget, "A 5.3GHz Programmable Divider for HiPerLAN in 0.25um CMOS", IEEE JSCC, Vol. 35, No. 7, Jul 2000.




圖 1




圖 2




圖 3

表 1 低雜訊放大器量測

	860 MHz	500 MHz	50 MHz
Voltage	7.98	9.89	8.02
Gain	dB	dB	dB
P-1dB	-10 dBm	-8 dBm	-8.5 dBm
Noise Figure	13~14 dB	16 dB	15~17 dB




圖 4

表 2 混波器量測結果

RF	500 MHz
VDD	0.5 V
RF	500 MHz
LO	1000 MHz
IF	1000 MHz
P	1000 MHz
P-1dB	10 dB
NF	10 dB




圖 5




圖 6




圖 7




圖 8

表 3 寬頻壓控振盪器量測

VCO frequency	1.906GHz ~ 2.086GHz
Vdd	2.5V
Power consumption	76.75mW
Phase noise @ 10k Hz	-75dBc/hz, 2GHz