

行政院國家科學委員會補助專題研究計畫成果報告

※※※※※※※※※※※※※※※※※※※※※※※※※※※※
※ 2.4GHz CMOS 射頻前端電路設計(III) ※
※ 有 90 度相位差壓控震盪器 ※
※ 2.4GHz CMOS RF Front-end Circuits Design(III) ※
※ Quadrature Phase VCO ※
※※※※※※※※※※※※※※※※※※※※※※※※※※

計畫類別：個別型計畫 整合型計畫

計畫編號：NSC 89-2213-E-009-245

執行期間：89年08月01日至90年07月31日

計畫主持人：高曜煌 交通大學電信系 教授

本成果報告包括以下應繳交之附件：

- 赴國外出差或研習心得報告一份
- 赴大陸地區出差或研習心得報告一份
- 出席國際學術會議心得報告及發表之論文各一份
- 國際合作研究計畫國外研究報告書一份

執行單位：國立交通大學

中華民國 90 年 12 月 31 日

行政院國家科學委員會專題研究計畫成果報告

2. 4GHz CMOS 射頻前端電路設計(III)---具有 90 度相位差壓控振盪器

2. 4GHz CMOS RF Front-end Circuits Design(III) ---Quadrature Phase VCO

計畫編號：NSC 89-2213-E-009-245

執行期限：89 年 08 月 01 日至 90 年 07 月 31 日

主持人：高曜煌 交通大學電信研究所教授

電話：5712121-54541 傳真：5710116 E-mail: yhkao@cc.nctu.edu.tw

計劃撰寫者：柯勝民 電信碩士班研究生

一、中文摘要(及關鍵字)

在本篇論文中提出一個 2GHz 金氧化半壓控振盪器與利用兩組壓控振盪器來實現有 90 度相位差的輸出。金氧化半壓控振盪器的架構為互補式雙交叉耦合對 (cross-coupled pair)，並使用積體式平面電感電容共振調諧電路；此部分著重於可調範圍的延展及相位雜訊的降低。壓控振盪器量測的結果：盪頻率為 1.9663GHz~2.1538GHz，可調範圍為 9.1%，在 3V 的電源供應時，功率消耗為 23.58mW，在 100kHz 的相位雜訊為 -100dBc/Hz。

關鍵字：壓控振盪器，90 度相位差，互補式雙交叉耦合對，平面電感電容，相位雜訊

Abstract

A fully integrated VCO and a VCO with quadrature outputs using CMOS technology is designed for 2 GHz wireless application. The architecture is complementary cross-coupled pair and using suspended spiral-LC. The design of VCO will emphasize how to upgrade tuning range and lower phase noise. The measured results attain a oscillation frequency sweep from 1.9663GHz to 2.1538GHz, tuning range is 9.1%， power consumption is 23.58mW at 3V

supply, and the phase noise — 100dBc/Hz at 100kHz offset is obtained.
Keyword: VCO, quadrature outputs, cross-coupled pair, suspended spiral-LC, phase noise

二、計劃緣由與目的

在無線通訊產業迅速發展下，積體電路必須朝向高整合性、低電壓和低功率來發展。近幾年來，由於互補式金屬氧化半導體(CMOS)技術的進步及低成本，射頻前端電路(RF front-end circuits)用 CMOS 技術來實現的機會也越來越大，並由於基頻電路用 CMOS 技術完成已相當成熟，使得 CMOS 技術成為未來整合基頻與射頻電路實現單一晶片收發器 (single-chip transceiver) 之最佳選擇。

目前在 900MHz~2.0GHz 頻率間已有許多關於震盪器設計之論文 [1-12, 15]，其中[15]一文為國內交通大學吳重爾研究群發表的論文—1800MHz 壓控震盪器。目前震盪器主要是用 Bipolar 及 BiCMOS 及 CMOS 技術來完成。然而由於 CMOS 技術相當成熟，使用 CMOS 技術來實現震盪器已經逐漸為風潮。

使用 CMOS 技術製作的震盪器已有不錯的成效,[2]中其相位雜訊指數為 -107dBC/Hz@100kHz , 工作頻率也已高達 1.8GHz , 而針對 2.4GHz ISM 頻段 部分, 使用標準 CMOS 製程來製作, 為本計劃所努力之目標。

Heterodyne architecture 需要 image reject filter 的架構, 對於設計者需要有 image suppression 技術, 成本較貴。而 Image reject architecture 需要有 90 度相位的原件或 90 度相位差的震盪器即可容易達成。無線通訊趨向於利用數位製程技術使 RF 電路積體化, 設計 90 度相位差的震盪器為降低成本的方式。震盪器的製作方面受限於被動元件的品質, 在類比的設計上有 bond wire, Taped bond wire inductor, monolithic inductor, PGS(patterned ground shield) inductor, MEMS inductor, MEMS varactor。

在[14]中對於 $0.5\mu\text{m CMOS}$ 技術所做的研究指出其截止頻率 f_t (cutoff frequency)已可達到 20GHz , 預估最小雜訊指數在 3.5GHz 時為 1.9 dB ; 震盪器的相位雜訊從 -100dBC/Hz 至 -111dBC/Hz@100kHz 。另外功耗大小也是影響相位雜訊的考量[1]。使用 CMOS 技術製作低相位雜訊, 其可行性無庸置疑。

三、研究方法

分成 VCO 與 VCO with quadrature outputs 兩部分來探討:

(1) VCO

圖(一)為整個電路結構。並聯 tank 扮演頻率選擇。依據 Barkhausen 準則, 振盪的頻率發生在迴路增益大於一時, 這點暗示 cross-couple pair 的 transconductance 必須克服 tank 在共振點的損耗。PMOS 和 NMOS 寬長比適當的選擇, 使 tank 節點上的電壓變化對稱, 如此可減小相位雜訊。電流源控制電流大小, 可調整 tank 的振幅。

Varactor 製作方式為 PMOS 的 D,S 連接, Bulk 接 VDD, 比起傳統的 D,S,B 接在一起的方式, 新的技術可增加電壓調整範圍。

電感以現今 CMOS 標準製程, 做只由上層挖掘矽基(top-side etching)的方法, 將在矽基上的電感懸浮(suspend)在一薄膜(dielectric membrane)上, 然後將底下的矽挖空, 使其如懸吊在空氣中, 如此寄生電容效應明顯減少, 不但可增加電感值以外, 並可以提升電感的自振頻率及品質因素, 即為懸吊式電感(suspended inductor)[13]

相位雜訊的預估如下:

$$f\{\Delta\omega\} = \frac{\int_{\Delta\omega-1/2}^{\Delta\omega+1/2} dV_{out}^2 \{\Delta\omega\}}{carrier power}$$

$$= \frac{kT \cdot R_{out} \cdot [1+A] \left(\frac{\omega_0}{\Delta\omega}\right)^2}{V_A^2 / 2}$$

(2) VCO with quadrature outputs

Image reject mixer 需要有 90 度相位差的元件和 local oscillator; 在設計 90 度相位差時, 最難的不是寬頻, 而是維持一定的振幅響應。RC-CR network[17]在 20% 的頻寬中維持一定的振幅; 雖然 RC-CR network 有著不錯的特性, 但由於須耗費額外的能量(3dB 的損耗)、電阻會生成熱雜訊, 會增加震盪器的相位雜訊, 不適合用在 mixer 上。A pair of integrator in a feedback, 使用此法所得的相位誤差為 0.5 度[17]。本計劃採用兩個 cross couple pair 產生 90 度的相位[16, 18], 兩個 coupled oscillator 將產生四組相位 0 度、90 度、180 度、270 度; 有兩組 oscillator 可供 mixer 使用(圖二)。其中一組的正交輸出模擬結果如圖(三)。

四、成果

測試的方法是將晶片載在洗好的電路板子上, 利用打線連接, 量測時, 輸出一端接儀器, 另一端接 50 歐姆終端負載; 電流源的電壓利用乾电池來

提供，與加入去耦合電容以減少雜訊。

在直流電壓 3V, 電流源開極電壓 1V 的條件下量測，輸出波形如圖(四)所示；圖(五)為使用 EURPOTEST PN9000 量測 phase noise, 在 offset 100KHz 為 -100dBc/Hz；圖(六)為 VCO 可調範圍的測試，變化範圍可達 9.1%。

五、結論與討論


在本篇報告中，設計一個工作在 20 億赫茲，以互補式雙交叉耦合對為基本架構的具正交輸出的壓控振盪器，高頻的特性必須仔細考慮任何有可能的寄生效應。壓控振盪器的量測結果為：可調頻寬從 1.9663GHz 到 2.1538GHz，輸出功率 2.63dBm。互補式雙交叉耦合對提供負電阻。相位雜訊利用 EURPOTEST PN9000 測量，數據為 -100dBc/Hz @ 100KHz，功耗 22.9mW。由上可知，這些優良的特性非常適合於行動通訊上。

REFERENCES


- [1] A 1.4-GHz 3-mW CMOS LC low phase noise VCO using tapped bond wire inductances Ahrens, T.I.; Lee, T.H. Low Power Electronics and Design, 1998. Proceedings. 1998 International Symposium on, 1998 , Page(s): 16 -19
- [2] A CMOS 1.8 GHz low-phase-noise voltage-controlled oscillator with prescaler Craninckx, J.; Steyaert, M. Solid-State Circuits Conference, 1995. Digest of Technical Papers. 41st ISSCC, 1995 IEEE International , 1995 , Page(s): 266 -267, 377
- [3] Low-noise voltage-controlled oscillators using enhanced LC-tanks Craninckx, J.; Steyaert, M. Circuits and Systems II: Analog and Digital Signal Processing, IEEE Transactions on Volume: 42 12 , Dec. 1995 , Page(s): 794 -804
- [4] A 1.24-GHz monolithic CMOS VCO with phase noise of -137dBc/Hz at a 3-MHz offset Hung, C.-M.; O, K.K. IEEE Microwave and Guided Wave Letters Volume: 9 3 , March 1999 , Page(s): 111 -113
- [5] A quarter-micron CMOS, 1GHz VCO/prescaler-set for very low power applications Pfaff, D.; Qiuting Huang Custom Integrated Circuits, 1999. Proceedings of the IEEE 1999 , 1999 , Page(s): 649 -652
- [6] A 1.3GHz CMOS VCO with 28% frequency tuning Svelto, F.; Deantonio, S.; Castello, R. Custom Integrated Circuits, 1999. Proceedings of the IEEE 1999 , 1999 , Page(s): 645 -648
- [7] CMOS front end components for micropower RF wireless systems Tsung-Hsien Lin; Sanchez, H.; Rofougaran, R.; Kaiser, W.J. Low Power Electronics and Design, 1998. Proceedings. 1998 International Symposium on , 1998 , Page(s): 11 -15
- [8] A 1.9-GHz Si bipolar quadrature VCO with fully-integrated LC tank Wakimoto, T.; Konaka, S. VLSI Circuits, 1998. Digest of Technical Papers. 1998 Symposium on , 1998 , Page(s): 30 -31
- [9] A fully integrated VCO at 2 GHz Zanno, M.; Kolb, B.; Fenk, J.; Weigel, R. Solid-State Circuits, IEEE Journal of Volume: 33 12 , Dec. 1998 , Page(s): 1987 -1991
- [10] Low-power, low-phase-noise CMOS voltage-controlled-oscillator with integrated LC resonator Byeong-Ha Park; Allen, P.E. Circuits and Systems, 1998. ISCAS '98. Proceedings of the 1998 IEEE International Symposium on Volume: 4 , 1998 , Page(s): 421 -424 vol.4
- [11] A micromachine-based RF low-noise voltage-controlled oscillator Young, D.J.; Boser, B.E. Custom Integrated Circuits Conference, 1997., Proceedings of the IEEE 1997 , 1997 , Page(s): 431 -434 J. Craninckx, M. S. J. Steyaert, "A 1.8-GHz CMOS low-phase-noise voltage-controlled oscillator with prescaler", IEEE J. Solid-State Circuits, vol. 30, Dec. 1995
- [12] J. Craninckx, and M. S. J. Steyaert, "A 1.8-GHz low-phase-noise CMOS VCO using optimized hollow spiral inductors," IEEE J. Solid-State Circuits, vol. 32, pp. 736-744, May 1997.
- [13] C.-Y. Wu, S.-Y. Hsiao, R.-Y. Liu, "Analysis and modeling of square spiral inductors on silicon substrate," in Proc. ICECS, Dec. 1995, pp. 528-531.
- [14] S. P. Voinigescu, S. W. Tarasewicz, T. MacElwee, and J. Ilowski, "An Assessment of the State-of-the-Art 0.5um Bulk CMOS technology for RF applications," IEEE IEDM Dig. Tech. Papers, Dec. 1995, pp. 712-724.
- [15] A 1.8 GHz CMOS quadrature voltage-controlled oscillator (VCO) using the constant-current LC ring oscillator structure Chung-Yu Wu; Hong-Sing Kao

Circuits and Systems, 1998. ISCAS '98. Proceedings of the 1998 IEEE International Symposium on Volume: 4 , 1998 , Page(s): 378 -381 vol.4


- [16] A 900 MHz CMOS LC-oscillator with quadrature outputs Rofougaran, A.; Rael, J.; Rofougaran, M.; Abidi, A. Solid-State Circuits Conference, 1996. Digest of Technical Papers. 42nd ISSCC., 1996 IEEE International , 1996 , Page(s): 392 -393
- [17] The Design of CMOS Radio Frequency Integrated Circuits, Thomas H. Lee.
- [18] A 2.6 GHz/5.2 GHz CMOS voltage-controlled oscillator Lam, C.; Razavi, B. Solid-State Circuits Conference, 1999. Digest of Technical Papers. ISSCC. 1999 IEEE International , 1999 , Page(s): 402 -403




圖一 VCO 電路結構




圖二 Quadrature Outputs 架構




圖三 模擬 Quadrature Outputs of VCO



圖四 The Waveform of VCO



圖五 The Phase Noise of VCO



圖六 The Tuning Range of VCO