

高密度多層構裝基板與接合材料研究-子計劃二  
銅接合-低介電材料介電層之界面可靠度提昇之研究(III)

計畫編號：NSC 90-2216-E-009-032

執行期限：90年8月1日至91年7月31日

子計劃主持人：邱碧秀 國立交通大學電子工程學系

總計劃主持人：邱碧秀 國立交通大學電子工程學系

## 一、中文摘要

本研究將比較 SiLK 以及 oxide 抗電遷移能力的優劣，並分析其原因。可以發現以 Oxide 當介電質的試片比 SiLK 有較佳的抗電遷移能力，這是因為 Oxide 的楊氏係數大、強度大、熱導大，而殘餘應力的效應並不明顯。當介電材料遭受金屬電遷移推擠時，大的楊氏係數材料代表產生較小的應變。大的強度代表介電材料較不容易產生永久性的形變。大的熱導代表熱量較容易排出。

**關鍵詞：**電遷移、楊氏係數、強度、熱導。

## Abstract

In this study, we compares the electromigration performance between oxide and SiLK. It is found that oxide as a dielectric material has the better electromigration performance than SiLK, this is because oxide has larger Young's modulus, larger strength and larger thermal conductivity than SiLK. When dielectric materials are compressed by metal lines, the dielectric materials with larger Young' modulus exhibit less strain. Dielectric materials with larger strength will be deformed permanently later. Larger thermal conductivity means heat can be removed easier.

**Keywords:** electromigration、Young's modulus、strength、thermal conductivity.

## 二、緣由與目的

隨著積體電路的成長，元件尺寸逐漸地縮小，使單位晶圓內的容量更大，同時加快元件的操作速度。然而內連線所造成的時間延遲，它正比於金屬導線的電阻值乘上介電層的電容值，將影響元件操作速度，因此選用銅金屬導線以及低介電係數 (low-k) 的材料將勢在必行[1]；其次高操作電流密度也將導致電遷移 (electromigration) 可靠度問題[2, 3]。

在電性的量測上，線寬縮小所造成的電遷移現象更加明顯，電遷移效應是指由於在金屬薄膜上的離子遷移所造成的結構損傷。金屬離子被電子流攜帶順流 (downstream) 移動，空洞 (Void) 也因電子流的關係而堆積形成，空洞 (Void) 在陰極堆積，而另外一方面，離子的加速遷移也造成了突物 (Hillock) 堆積於陽極。電遷移效應是由於熱和電效應所造成的質量遷移。因為突物和空洞的形成，提升了電流密度，也加速了電遷移的效應。而電遷移的速率提昇又再導致導線的電流密度提昇，及工作溫度的不斷提昇，導線趨勢又是越做越薄，就像一個急劇上升的曲線一樣，也加快了電遷移變嚴重的速率。電遷移現象將使金屬導線產生短路或斷路，嚴重影響元件的操作[2, 3]。

要滿足目前以及下一個世代的要求，low-k 材料在電性、化學性質、機械性質、熱性質上必須盡可能滿足相關的要求。如表 1 所示[4]，SiLK 這種

low-k 材料在相關的性質上與其他 low-k 材料比較上都有不錯的表現，因此本研究選用 SiLK 作為 low-k 材料[5]，並和 oxide 做比較。

銅金屬乾蝕刻溫度過高，現階段並不可行，因此要開 pattern 必須利用 lift-off、CMP 或是濕蝕刻，前兩種方法在實際的製作上都具有相當的挑戰性。以 lift-off 來說，最困難的地方在於有些金屬該 lift 起來卻沒有，而不該 lift 起來的地方卻起來了，尤其是線寬越來越窄，高寬比越來越大，lift-off 很容易將金屬導線掀壞。Lift-off 製程成功與否包括下列變因[6, 7]: 光阻是否需要硬烤、金屬層的厚度、金屬層是否要加 barrier layer，哪種材料當 barrier layer 較適合、金屬濺鍍完成是否需要立即 lift-off、震盪器的強度、震盪的時間、pattern 的形狀等。本實驗電遷移試片有利用此製程，因此必須分析並比較不同變因對製程的影響，找出其最佳化條件。

### 三、結果與討論

#### 3-1 電遷移現象

電遷移實驗是利用圖 1 所示之交叉指狀電極結構，通以定電流量測電壓的變化來計算導線的電阻變化。使用的金屬材料為銅，使用的低介電材料為 oxide 或是 SiLK。

##### 3-1-1 因焦耳熱效應所造成的溫度上升

可利用 TCR(temperature coefficient of resistance)來評估焦耳熱

TCR 的定義如下:

$$TCR = \frac{1}{R_0} \frac{R - R_0}{T - T_0} \quad \text{公式(1)}$$

$T_0$  代表室溫，

$R_0$  代表室溫下的電阻值，

$T$  代表某操作溫度，

$R$  代表在某操作溫度下的電阻值。

圖 2 顯示試片溫度對電阻的關係圖，可以發現電阻隨著溫度的上升而增加，這是由於晶格散射的

緣故。晶格散射是在溫度大於絕對零度時晶格原子產生熱震動所引起的，這些震動干擾到晶格週期電位，並且允許能量在電子和晶格間傳遞，由於溫度升高晶格震動也隨之增加，因此電子在高溫時晶格散射的現象特別顯著，電子的移動率(mobility)也因溫度升高而降低。電子移動率下降也代表電阻率的上升。

本實驗中 Cu-Oxide 的 TCR 計算為 3220ppm/K，Cu-SiLK 的 TCR 為 3210ppm/K。通常結晶金屬的 TCR 值都接近數千 ppm/K，而合金金屬的 TCR 會小於單一金屬，非結晶的金屬有負的 TCR。

圖 3 顯示電流密度對電阻的關係，隨著電流密度的上升，功率逸散跟著增加，將造成溫度的上升，也將造成電阻的上升。

圖 4 顯示電流密度對溫度的關係圖，可以發現電流密度提昇將造成溫度的提昇，這是由於焦耳熱的關係，焦耳熱是由於元件在操作時功率逸散所造成的。當操作電流密度  $3\text{MA}/\text{cm}^2$  時，試片編號 Cu-Oxide、Cu-SiLK 上升溫度分別為  $2^\circ\text{C}$ 、 $3^\circ\text{C}$ 。焦耳熱也受電流密度的影響，電流密度越高，焦耳熱越大，溫度也越高，這對接線上產生很大的影響，因為內部電路遠比接腳來的細，也因此內部電路的電流密度比接腳處來的大許多，造成接觸點的溫差過高，也造成金屬線常斷在這個地方，此現象稱為熱遷移(thermomigration)[8]。因此量測電遷移效應時，元件在設計上必須加以考慮，內部元件接到接腳處的金屬線寬需逐漸增加，避免尺寸差異過大，另外電流密度也避免過高。在本實驗當中，電流密度大約  $2.8\text{MA}/\text{cm}^2$ ，也就是基於此考量，而本論文測試結構經過大電流長時間後金屬線斷路的結果也並未斷在接腳處。

##### 3-1-2 銅的電遷移效應

電遷移效應是金屬薄膜上的離子遷移所造成的結構損傷。金屬離子被電子流攜帶順流移動。空洞也因離子流的關係而堆積形成，空洞在陰極堆積，而另外一方面，離子的加速遷移也造成了突物

堆積於陽極。電遷移效應是由於熱和電效應所造成的質量遷移。

Cu-Oxide、Cu-SiLK 的時間對電阻的變化圖如圖 5、6 所示。活化能的計算利用下列公式：

$$\frac{dR}{dt} = A J^n \exp\left(-\frac{Q}{KT}\right) \quad \text{公式(2)}$$

由時間對電阻變化圖可以發現金屬導線有 healing effect，這是因為遷移所造成的突物與空缺堆積，會產生突物梯度以及空缺梯度，以抵消電遷移之效應，因此所量測出的電阻值會有些微震盪的情形。SiLK 當介電層的 life time 要比 oxide 來的短，活化能也較小。因此 oxide 比 SiLK 有較佳的抗電遷移能力。活化能與 life time 整理如表 2 所示。

### 3-1-3 oxide 和 SiLK 之比較

SiLK 當介電層的 life time 要比 oxide 來的短，活化能也較小。推測原因如下：

1. SiLK 的楊氏係數比 oxide 小相當的多(SiLK 的楊氏係數為 2.45GPa，oxide 的楊氏係數為 72GPa)。一個物體受應力將產生不同的形變，如果物體所承受的應力消失之後，物體可恢復到原本的形狀，稱為彈性形變。進行彈性形變的物體，應力與應變是呈線性的關係，稱為虎克定律：

$$\sigma = E * \varepsilon \quad \text{公式(3)}$$

$\sigma$  代表應力，

$\varepsilon$  代表應變，

E 代表楊氏係數。

物體原子間的鍵結越強，楊氏係數也越大。楊氏係數大代表此物體在遭受應力時所產生的應變較小，當金屬產生突物時，週遭的介電層將遭受應力推擠，有較高楊氏係數的介電層較能抵抗突物的產生，也因此 oxide 較能抵抗電遷移。

有論文指出，在測試抗電遷移能力時，在其他條件固定下，聚亞醯胺 2540(PI2540)作為介電質材料要比聚亞醯胺 2610(PI2610)做介電質材料 life time 來的短，主要原因就是因為雙方的楊氏係數差

異(PI2540 楊氏係數為 140kg/mm<sup>2</sup>，PI2610 楊氏係數為 845kg/mm<sup>2</sup>)[9]。

2. 如果施加的應力繼續提高，使物體在應力消失後無法恢復原本的形狀，便稱為塑性形變。物體從彈性形變轉到塑性形變的臨界應力大小，稱為此物體的強度(Strength)。oxide 的強度較 SiLK 來的高(oxide 的強度為 100MPa，SiLK 的強度為 90MPa)，因此電遷移進行時如果所遭受的應力夠大，SiLK 會比 oxide 較早進入塑性形變區，也代表較容易產生永久的形變。物體產生永久形變最主要的原因是因為產生差排(dislocation)，差排是物體線缺陷的一種，是由於結晶晶格受到過度的擠壓或拉深所致。當物體所受的外應力低於強度(strength)時，此外應力無法使差排發生移動或是增加，因此外力消失後，會恢復原本的外形，但是當外應力超過強度，將使物體本身發生不可逆性的差排移動或增加。

3. 熱導率(thermal conductivity)的定義為單位長度熱流量除以溫度梯度，它表示當物體有溫度梯度時，單位長度單位溫度梯度時通過的熱流量，熱導率越好，表示材料的傳熱越好，熱導率低的介電質將使得熱能不易排出。當元件在高電流密度下操作時，功率的逸散將造成焦耳熱，oxide 的熱導率較 SiLK 來的大(oxide 的熱導率為 1.4w/mk，SiLK 的熱導率為 0.19w/mk)，也代表焦耳熱較容易由介電質逸散出去，因此會使元件溫度下降。原子的遷移率與溫度成指數相關，以 SiLK 當作介電質的元件因為溫度較高，因此加速了空缺的形成，也降低了元件的 life time。圖 7 為本論文測試結構經過大電流長時間後金屬線斷路的結果，可以發現金屬遷移的路徑為界面，另外金屬斷路的地方並非在寬窄不一的接點上，顯示熱遷移效應不明顯。

4. 金屬與介電層之間的殘餘應力(residual stress)  $\sigma$  也可評估抗電遷移能力，金屬遭受壓力(compressive stress)會比遭受張力(tensile

stress)有較佳的抗電遷移能力。殘餘應力 $\sigma$ 的公式如下:

$$\sigma = E(\alpha_s - \alpha_f)(T_0 - T_f) \quad \text{公式(4)}$$

E 代表楊氏係數，銅為 11252kg/mm<sup>2</sup>，

$\alpha_s$ 代表介電層熱膨脹係數，oxide 為 0.5ppm/°C、SiLK 為 66ppm/°C，

$\alpha_f$ 代表銅的熱膨脹係數，為 16.5ppm/°C，

$T_0$ 代表試片退火溫度，為 450°C，

$T_f$ 代表試片測試溫度，為 225°C 到 300°C，

因此 SiLK 提供一壓力 (83.54~125.32kg/mm<sup>2</sup>)，而 oxide 提供一張力 (-27.01~-40.51 kg/mm<sup>2</sup>)。不過實驗結果卻顯示 oxide 比 SiLK 有較佳的抗電遷移能力，因此熱膨脹係數的差異所造成的殘存應力並不是決定抗電遷移能力優劣的主因。SiLK 和 oxide 的比較如表 3 所述[10]。

### 3-2 Lift-off 測試

Lift-off 測試包括有無硬烤、金屬層厚度、Barrier layer 種類、擺放天數、震盪器的強度、震盪的時間等六個變因。採用田口法作實驗設計，做 18 次實驗，一片晶片共有 65 個晶粒，將 lift 成功的晶粒除以全部即可得良率百分比。將各項變因交叉分析可得結果如表 4。觀察表 4 得知 barrier layer 是影響良率最大的變因，其次是金屬的厚度、震盪的強度、震盪的時間。結論如下:

1. 光阻有硬烤的良率較高，因為光阻本身就是要經過硬烤才能得出真正的性質，這樣較能和丙酮發生反應。至於跟學長的結果不同，是因為使用的光阻不同所致。

2. 金屬層的厚度 2000Å 所得的良率最高，不過目前一般金屬的厚度大約 2500-3000Å 左右，金屬層過薄將和現階段製程相抵，太厚又將使得良率下降，因此選用 2500Å。

3. 金屬層是否要加 barrier layer 對良率影響最大，使用 TaN 良率最高，超過五成以上，不過將使整體導線的電阻率上升。而只加 Ta 或是不加

barrier layer 的試片，良率下降。

4. 濺鍍完全金屬放兩天再 Lift 可得最佳的良率。預期是認為光阻置放過久會產生變質，進而影響良率。可能是因為本人 Lift-off 實驗是採用田口法，田口法的假設是所有的變因並無關聯性，也就是這個變因的改變不會影響其他的變因，因此在實驗上會有些微誤差。

5. 震盪器的強度適中最佳，強度太強會使不該 lift 起來的地方被 lift 起來，強度太小又會無法使光阻 lift 起來。

6. 震盪的時間四小時最佳，震盪時間過長，反而會使不該 lift 起來的地方被 lift 起來。震盪時間過短，會使某些金屬來不及 Lift 起來。

另外在實驗過程當中也發現 pattern 的形狀對 Lift-off 有影響，大範圍的地方由於丙酮溶液滲透，反應較快，因此最先被 lift 起來，而在很窄的地方丙酮不易滲透，因此最難 lift。

因此將 Lift off 的製程條件定為:需要硬烤、金屬厚度 2500Å、barrier layer 使用 TaN、震盪器強度適中、震盪時間四小時，並利用此條件製作試片，發現 Lift-off 良率可達六成以上。也將以此 Lift-off 最佳化製程參數用於電遷移的試片製作。最後並附上 lift 成功的交叉指狀電極 (interdigitated) 結構，如圖 8 所示。

### 四、結論

以 Oxide 當介電質的試片比 SiLK 有較佳的抗電遷移能力，這是因為 Oxide 的楊氏係數大、強度大、熱導大，而殘餘應力的效應並不明顯。

### 五、參考文獻

1. P. S. Ho, "Low K Dielectrics For Submicron Interconnect Applications", Laboratory for Interconnect and Packaging, May 2000.
2. C. Ryu, K. W. Kwon, A. S. Loke, V. M. Dubin, R. A. Kavari, G.W. Ray, and S. S. Wong,

- “Electromigration of Submicron Damascene Copper Interconnects”, Symposium on VLSI Technology Digest of Technical Papers, pp.156-157, 1998.
- L. Amaud, G. Tartavel, T. Berger, D. Mariolle, Y. Gobil, and I. Touet, “Microstructure and Electromigration in Copper Damascene Line”, International Reliability Physics Symposium, pp. 263-269, 1999.
  - W. W. Lee and P. S. Ho, “Low-Dielectric-Constant Materials for ULSI Interlayer-Dielectric Applications”, MRS BULLETIN, pp.19-28, October 1997.
  - S. J. Martin, “Development of a Low-Dielectric-Constant Polymer for the Fabrication of Integration Circuit Interconnect”, Adv. Mater, pp.1769-1778, December 2000.
  - B. Rogers, S. Bothra, M. Kellam and M. Ray, “Issues in a submicron Cu interconnect system using liftoff patterning”, VLSI Multilevel Interconnection Conference, pp.137-143, 1991.
  - Z. Shenjun, “A new technique to fabricate overhanging structure for forming IC metal patterns by lift-off”, Solid-State and Integrated Circuit Technology, pp.41-43, 1995.
  - T. Manku, J. H. O. Webb, “Reliability problems of polysilicon/Al contacts due to grain-boundary enhanced thermomigration effects”, Reliability IEEE Transactions, 1995.
  - Jiann-Shan Jiang, “The effect of polyimide passivation and/or multilayer structure on Cu electromigration degradation”, M.S. Thesis, National Chiao Tung University,

Hsinchu, Jun 1998.

- Cook, et.al, Proc. of MRS, pp.511, 1998.

圖 1 電遷移的測試 pattern—交叉指狀電極結構。




圖 2 試片溫度對電阻的關係。




圖 3 電流密度對電阻的關係。




圖 4 電流密度對溫度的關係。




圖 7 銅金屬因電遷移效應造成損傷以及斷路。




圖 5 Cu-oxide 時間對電阻的變化。




圖 6 Cu-SiLK 時間對電阻的變化。




圖 8 顯示 lift 成功的 interdigitated 結構，線寬 1.2um，利用 OM 照相。






表 1 不同 low-k 材料性質比較表[4]

材料	K(<1M Hz)	CTE(ppm/°C)	Young's modulus (GPa)	Glass transition (°C)	Mositure uptake at 20°C 80%RH(%)
SiLK	2.65	66	2.45	490	0.24
Polyethylene-teraethylort hosilicate	4	1.4	82	NA	NA
Semiahphatic polyimide	2.51	55	2.4	342	2.12
BPDA-PDA	3.12	3.8	8.3	360	2.50
PMDA-ODA	3.50	27	3.0	400	4.20
PMDA-TFMOB-BPDA-PDA	2.8	11	8.8	355	0.95
PMDA-TFMOB-6FDA-PDA	2.64	3	9.8	400	1.14
Poly(arylether)	2.94	61	1.8	275	1.36
Fluorinated poly(arylether)	2.69	52	2.6	340	3.00
Polyphenylquinoline	3.01	52	2.6	340	3.00
Polyquinoline	2.85	55	1.9	250	0.86
Hydrogen silsesquioxane	3.00	NA	NA	450	2.20
Methyl silsesquioxane	2.86	NA	NA	450	1.31
Porfluorooxaliphatic polymer	2.24	84	1.7	100	0
Dopont polytetrafluoroethylene-based copolymer AF2400	2.06	NA	NA	210	0.4



表 2 本論文電遷移試片 life time 與活化能整理表

	Cu-Oxide	Cu-SiLK
225°C 時的 life time (s)	559340	417510
250°C 時的 life time (s)	310430	209130
275°C 時的 life time (s)	157610	104740
300°C 時的 life time (s)	54100	28891
活化能(eV)	0.89	0.71

表 3 SiLK 和 SiO<sub>2</sub> 的比較[10]

性質	SiLK	SiO <sub>2</sub>
Young's Modulus(GPa)	2.45	72
Strength(MPa)	90	100
Hardness(GPa)	0.38	7.5
Toughness(MPa·m <sup>1/2</sup> )	0.62	0.75
Thermal conductivity(w/mk)	0.19	1.4
Dielectric Constant	2.65	3.9

表 4 Lift-off 測試試片變因經交叉分析所得的良率百分率

試片	良率(百分比)
硬烤(有)	18.1
硬烤(無)	14.0
金屬厚度(2000 Å)	21.5
金屬厚度(2500 Å)	17.3
金屬厚度(3000 Å)	9.3
barrier layer(無)	0
barrier layer(Ta)	5
barrier layer(TaN)	43.2
擺放天數(立刻lift)	12.5
擺放天數(放兩天)	19.0
擺放天數(放一週)	16.7
震盪器的強度(大)	14.2
震盪器的強度(適中)	18.8
震盪器的強度(小)	15.2
震盪的時間(2小時)	16.3
震盪的時間(4小時)	18.6
震盪的時間(8小時)	13.2