究

Hot Carrier Stress Induced Drain Leakage Current Degradation in Deep Submicron MOSFET's

計畫編號:NSC 88-2215-E-009-042 執行期限:87年8月1日至88年7月31日 主持人:汪大暉教授 國立交通大學電子工程學系 E_mail:wang@jekyll.ee.nctu.edu.tw

一、中文摘要

在本計劃中,吾人探討深次微米元件 經熱載子入射後各種汲極漏電流之物理機 制,並建立汲極漏電流特性退化之模式。 在物理機制方面,所考慮之汲極漏電流項 目 包括 汲極至源極次臨界漏電流,能帶間 穿隧效應漏電流,以及氧化層缺陷所產生 之漏電流。在量測方面,所測試之元件結 構包括閘極氧化層厚度從 30Å 至 80Å,元 件操作電壓從 1.5V 至 5V,操作溫度從室溫 至 100℃。研究結果顯示,當元件操作電壓 降低後,氧化層缺陷所產生之汲極漏電流將 成為主要漏電流機制,此效應在較高的操 作溫度時更加明顯。同時,在較厚氧化層 元件內, 汲極漏電流之退化可分為兩階 段,在第二階段退化速度反而加快。而在 較薄氧化層(小於 40Å)元件內,並未發現此 種二階段退化特性。

關鍵詞:汲極漏電流,退化機制與模擬, 特性量測,介面缺陷,熱載子,氧化層厚 度。

Abstract

Drain leakage current at zero gate bias has been recognized as a major reliability issue in deep submicron MOSFET's. In this project, we investigated various drain leakage current mechanisms. Hot carrier stress induced drain leakage current degradation has been modeled and characterized. The dependence of drain leakage current on gate oxide thickness (from 30Å to 80 Å), supply voltage (from 1.5V to 5.0V) and operation temperature (from room temperature to 100 °C) has been investigated. In modeling, various drain leakage current components drain-to-source including subthreshold current, band-to-band tunneling current and trap enhanced drain leakage current are taken into account. Our result shows that interface trap-assisted leakage current may become a dominant drain leakage mechanism as supply voltage is reduced. In addition, a two-stage drain leakage current degradation was observed relatively thick oxide in nMOSFET's.

Keywords: drain leakage degradation mechanism, interface trap, hot carrier, oxide thickness dependence

二、計劃緣由與目的

深次微米元件內汲極漏電流已成為技 術發展將必須考量之因素。造成汲極漏電 流的原因包括(i)junction 漏電流(ii)汲極至 源極次臨界電流(subthreshold current)(iii)能 帶間量子穿隧效應之漏電流和(iv)元件因 熱載子入射所產生之界面漏電流。其中第 四項為元件操作時汲極漏電流特性退化之 主要原因。

熱載子效應所造成之汲極漏電流退化 原因有二。一為熱載子入射在介面產生缺陷(interface trap),而形成一種新的漏電流 機制(trap-assisted drain leakage)。另一原因 為熱電子入射造成氧化層內部負電荷累 積,進而改變界面電場,導致能帶間穿隧 效應漏電流增加。針對深次微米元件而 言,由於操作電壓改變,界面缺陷所產生 漏電流之主要機制與影響程度亦隨之改 變。此外,深次微米元件內氧化層厚度對 於漏電流退化特性亦有顯著影響。當氧化 層厚度較薄時,氧化層將不易捕捉電荷 (charge trapping)。因此,在深次微米元件 中,汲極漏電流退化特性將與一般氧化層 較厚元件不同。故本計劃研究之重點在於 比較與探討不同閘極氧化層厚度,不同元 件操作電壓及不同操作溫度對汲極漏電流 退化之影響.

三、研究方法

在汲極漏電流機制模擬方面,因在不 同元件結構(氧化層厚度),與不同操作條 件(包括電壓與溫度)下,汲極漏電流主要 機制亦隨之而改變。故在本計劃中,吾人 提出一完整汲極漏電流模式,探討深次微 米元件內各個參數對漏電流特性之影響。 汲極漏電流中與界面缺陷無關的機制包括 汲極至源極次臨界電流(I,),與能帶間穿隧 效應漏電流(IBB),如圖一所示。與界面缺 陷有關的漏電機制 (ΔI_{IF} (thermionic-field emission current), ΔI_{IAI} (trap-assisted tunneling current), ΔI_{SRH} (Shockley-Read-Hall current)) 如圖二所示。圖一與圖二中各種 機制所對應之物理式分別列於表一,以供 參考。此外,氧化層電荷對汲極漏電流之 影響可藉由二維元件模擬計算界面電場的 改變,再經由表一之數學模式而獲知。

在汲極漏電流退化特性量測方面,吾 人針對不同氧化層厚度,不同操作電壓與 不同溫度下,經熱載子入射所造成之汲極 漏電流特性退化進行一系列之量測並與模 擬結果比對。

四、結果與討論

圖三為在不同操作電壓及不同操作溫 度下所測界面缺陷對汲極漏電流之影響。 圖四為熱載子入射後汲極漏電流之增加程 度。由此圖可知,當操作電壓為2.2V時, 熱載子入射所造成之汲極漏電流退化相對 上最為顯著。退化程度在室溫下約為20倍, 在80℃時更可達110倍之鉅.

圖五與圖六顯示在室溫與80℃時之汲極漏電流成分。其中實線為量測結果,實 點為模擬結果。圖五顯示,在室溫時,當 操作電壓低於3.1V,汲極漏電流主要成分由 能帶間穿隧效應漏電流(I_{BB})轉換至由界面 缺陷所引起之汲極漏電流(ΔI_{a})。而各種介 面缺陷所引起之漏電流,其模擬結果如圖 七所示。汲極漏電流在操作電壓大於1.7V時主要是由 I_{IAI} 貢獻,在介於1.7V和1.5V時為 I_{IF} ,而當操作電壓小於1.5V時為 I_{SRH} 。

圖八顯示不同氧化層厚度對於汲極漏 電流退化特性影響。在此圖中,在較薄氧 化層厚度元件中(30Å),汲極漏電流和加壓 時間遵循 power low。而此斜率也與 charge pumping 所得出的結果(圖九)相符合,因此 確實是由表面缺陷所造成的汲極漏電流。 然而對於氧化層較厚的元件而言,吾人發 現完全不同的特性。漏電流退化具有二階 段特性。在第一階段仍是由表面缺陷所造 成,而第二階段主要由氧化層內電荷累積 造成漏電流加速增加。因此,氧化層內電 荷累積造成汲極漏電流將會是元件 lifetime 之重要限制。

四、參考文獻

關於汲極漏電流之相關研究,吾人已 有下列論文發表:

- "Oxide Thickness Dependence of Hot Carrier Stress Induced Drain Leakage Current Degradation in Thin-Oxide n-MOSFET's, "1998 SSDM.
- "Voltage Scaling and Temperature Effects on Drain leakage Current Degradation in a Hot Carrier Stressed n-MOSFET," 1998 IRPS
- 3. "A Comprehensive Study of Hot Carrier Stress Induced Drain Leakage

Current Degradation in Thin-Oxide n-MOSFET's,"*IEEE TED*, p.1877, vol.46, no.9, 1999.



Fig.1 Illustration of subthreshold leakage current (Is) and band-to-band tunneling current**B(E)**



Fig.2 Illustration of various trap-assisted carrier transition process



Drain Current(Amp)

Supply Voltage (V)

Fig.3 Measured drain leakage current characteristics before and after hot carrier stress at two different temperatures

Table 1 Modeling of major drain leakage paths in a stressed MOSFET.

 E_i and E_i denote the total field and the lateral field E_i stands for the interface trap energy, f_i and f_i are the electron occupation factors in the valence band, trap states and the conduction band. ΔL is the width of the interface trap region. Other variables have their usual definitions.

<u>Trap-independent mechanisms:</u>

$$I_{BB}(\text{band-to-band}) = AE_{l}^{2} exp(-B/E)$$

$$I_{S}(\text{drain-to-source}) \neq_{0} exp(\frac{q}{nkT}V_{gs})$$
Trap-assisted mechanisms:

$$G_{e} = v_{th} \sigma_{n}[n_{e} exp(\frac{\mathcal{E}_{l} - \mathcal{E}_{l}}{kT}) - n_{s}(1f_{l})]$$

$$G_{h} = v_{th} \sigma_{p}[n_{e} exp(\frac{\mathcal{E}_{l} - \mathcal{E}_{l}}{kT}) - p_{s}f_{l}]$$

$$T_{e} = \frac{f_{e}f_{c}}{\tau_{e}} \qquad T_{h} = \frac{(1 - f_{l}) - (1 - f_{v})}{\tau_{h}}$$

$$\Delta I_{TAT} = qW \int_{\Delta L} \int_{bandgap} \Delta N_{il}(x, \mathcal{E}) \frac{T_{e}T_{h}}{G_{e} + T_{e}} d\mathcal{E} dx$$

$$\Delta I_{TF} = qW \int_{\Delta L} \int_{bandgap} \Delta N_{il}(x, \mathcal{E}) \frac{G_{e}G_{h}}{G_{e} + T_{e}} d\mathcal{E} dx$$

$$\Delta I_{SRH} = qW \int_{\Delta L} \int_{bandgap} \Delta N_{il}(x, \mathcal{E}) \frac{G_{e}G_{h}}{G_{e} + T_{e}} d\mathcal{E} dx$$

$$\Delta I_{d} = \Delta I_{SRH} + \Delta I_{TF} + \Delta I_{TAT}$$
Temperature-dependent parameters:

$$\mathcal{E}_{g}(T) = \mathcal{E}_{g}(0) - \alpha T^{2}/(T + \beta)$$

$$n_{i} = \sqrt{N_{e}N_{v}} \exp[\frac{\mathcal{E}_{g}(T)}{2kT}]$$
Field-dependent parameters:

$$\tau_{e} = \tau_{o}exp[\frac{8\pi}{h}(2m_{o})^{1/2}\frac{(\mathcal{E}_{c} - \mathcal{E}_{o})^{3/2}}{3qE_{i}}]$$



Fig.4 The ratio of the post-stress drain leakage current to the pre-stress drain leakage current versus supply voltage



Fig.6 Various zero gate bias drain leakage current components from measurement and calculation (T=353K)



Fig.8 Normalized drain leakage currents versus stress time in the different gate oxide thickenss n-MOSFET's



Supply Voltage (V)

Fig.5 Various zero gate bias drain leakage current components from measurement and calculation (T=292K)



Fig.7 Calculation of various interface trap-assisted drain leakage current at T=292K



Fig.9 Charge pumping current versus stress time in different gate oxide thickenss n-MOSFET's