鎳矽/矽接面蕭基能位障研究

Abstract

金屬半導體接面在電子元件製造上應用甚廣，除了用來製作蕭基二極體外，大部份是應用在製作元件與外部電路的接觸墊（contact pads）上。儘管金屬半導體接面仍有許多不理想的因素需要被探究，但以實用的角度，似乎並不需要研究這樣的細節。然而，隨著進入奈米世代，這件事情有了變化。科學家發現，即使是同樣材料，當其尺寸小至具有某一維度的奈米等級時（在此意指數十奈米以下），某些物理特性會和過去在微米以上、我們所熟悉的不同。金屬半導體接面的蕭基能位障（Schottky barrier），就是其中一個例子。此時此刻，我們急切需要對這樣的系統—金屬半導體接面，以新的角度去了解。 在本論文裡，我們發展一個以n型鎳矽/矽奈米線蕭基二極體（NiSi/Si nanowire Schottky diode）為基礎，以四點探針架構為輔助的量測鎳矽/矽接面的蕭基能位障高（Schottky barrier height）的平台。我們的企圖是未來能以這樣的平台為基礎，而單純透過改變奈米線尺寸的方式，而達成鎳矽/矽接面面積的縮小化。我們也將會利用此平台來探討奈米等級金屬半導體接面的小尺寸效應的問題。 從實驗的結果來看，我們證實了這種設計的確可以減少部份寄生電阻效應，而讓所量測、計算的蕭基能位障高得到一個較接近文獻記載的值—一般認為鎳矽/矽接面的蕭基能位障高約在0.7~0.75 eV之間，而以我們線寬為5微米的微米線元件來說，採用四點探針的架構，可以將量測的值從0.531 eV推進到0.534 eV。 此外，我們也探討了，為何這樣的架構套用在奈米線上，效果不如預期的原因。我們也提出未來元件設計的建議，以避免這種現象。