用於儲存與區域網路之160Gbps乙太網路光電技術開發---子計畫五：160Gbps乙太網路收發介面電路之靜電放電防護設計(I)

Abstract

本計畫將針對總計畫之超高速乙太網路發射機與接收機，設計應用於 160-Gbps 收發機介面電路之靜電放電(ESD)防護電路。任何晶片生產與使用過程 中，靜電放電均為影響其可靠度的最重要因素，對大量生產的晶片而言，靜電放 電防護電路不僅有其必要性，更有提升良率的重要性。在此超高速乙太網路收發 機中，通過輸入輸出接點(Pin)的訊號頻率將高達數十GHz，欲針對如此高速的 傳輸訊號設計靜電放電防護電路，靜電放電防護元件的寄生電容值為首要設計考 量，即使靜電放電防護元件的寄生電容值低至數十fF，此電容值也會對超高速 乙太網路收發機的傳輸造成極大的訊號延遲與性能損耗，故擁有低電容與高靜電 放電耐受度的靜電放電防護電路，將是本計畫的主要設計目標。若未於輸入與輸 出端搭配靜電放電防護元件，單單傳統輸入輸出銲墊(Pad)的寄生電容值，也會 顯著地降低160 Gbps 乙太網路收發機之傳輸速度，本計畫將一併開發具有超低 寄生電容效應的銲墊。 在160 Gbps 乙太網路收發機中，輸入訊號會以差動(Fully-Differential)方式進 入超高速乙太網路收發機，若輸入級未搭配特殊設計的靜電放電防護電路，收發 機晶片遭受靜電放電轟擊時，靜電電流將優先透過差動對內兩個源極相連的電晶 體之閘極氧化層放電，電晶體的閘極氧化層為積體電路內最脆弱的部分，一旦閘 極氧化層遭受靜電放電轟擊，此電晶體乃至於此晶片將遭受無法恢復之永久損 壞。本計畫發展的靜電放電防護電路，將特別針對上述接點對接點(Pin-to-Pin)靜 電放電轟擊提出創新且有效的靜電防護架構，以應用於差動輸出入方式的超高速 乙太網路收發機晶片。 本計畫以發展適用於未來產業界應用的160 Gbps 乙太網路收發機之靜電放 電防護電路為目標，研究成果將發表於國際研討會與國際期刊，創新的研發成果 也將申請專利，提供並保護業界使用本計畫之研究成果。