數位延遲線與其應用

Abstract

一種數位延遲線，以數個滯後基礎的遲滯單元串聯組成，滯後基礎的遲滯單元可以相同或相異，且具有一反相器模式與一遲滯模式。遲滯單元的一延遲時間與一解析度則可由反相器模式與該遲滯模式之時間差來構成。當應用於數位鎖相迴路中時，可有效減少佔用面積與功率消耗。