全數位快速鎖定自我校正多相位延遲鎖定迴路

Abstract

本發明揭露了一種全數位自我校正多相位延遲鎖定迴路,其包含四個主要的區塊,分別為:一組數位式控制延遲線,一相位偵測器,一鎖定單元,及一校正單元。數位式控制延遲線係由K個相同之延遲階段(delay stage)串連所形成,而所有的延遲階段皆係由兩組控制訊號C[M:0]與Bi[N:0]所控制。C[M:0]係由採用非平衡式二元搜尋演算法之鎖定單元所產生。當延遲鎖定迴路鎖定時,校正單元將產生Bi[N:0]訊號以調整各輸出訊號之間的相位差。