針對用戶可規劃閘陣列的面積與速度最佳化暨分割之研究(II)

Date

Authors

Keywords

場可程式閘列 , 最佳化 , 合成 , 分割 , 電路集群 , Field programmable gate array (FPGA) , Optimization , Synthesis , Partitioning , Circuit clustering

URI

https://www.grb.gov.tw/search/planDetail?id=444886&docId=80597
https://ir.lib.nycu.edu.tw/handle/11536/94529

Collections

研究計畫;;Research Plans