積體電路生產線上考慮缺陷群聚現象之修正良率模式

Date

Authors

Keywords

積體電路 , 良率模式 , 缺陷群聚 , 統計分析 , 類神經網路 , Integrated circuit , Yield model , Defect cluster , Statistical analysis , Neural network

URI

https://www.grb.gov.tw/search/planDetail?id=354939&docId=63469
https://ir.lib.nycu.edu.tw/handle/11536/95113

Collections

研究計畫;;Research Plans