Skip to main content
Log In
Communities & Collections
All of DSpace
Statistics
Home
學術出版;;Publications
研究計畫;;Research Plans
次世代智慧室內無線五十億級位元傳輸率之基頻傳收機技術應用與隨機運算IP-子計畫六:適用於室內五十億級位元傳輸率應用之具可變長度延遲資料路徑的高效能隨機ASIP處理器設計(2/3)
次世代智慧室內無線五十億級位元傳輸率之基頻傳收機技術應用與隨機運算IP-子計畫六:適用於室內五十億級位元傳輸率應用之具可變長度延遲資料路徑的高效能隨機ASIP處理器設計(2/3)
Loading...
Date
2012
Authors
劉志尉
Liu Chih-Wei
Journal Title
Journal ISSN
Volume Title
Publisher
DOI
Abstract
Description
Keywords
Citation
URI
https://www.grb.gov.tw/search/planDetail?id=2548026&docId=387423
https://ir.lib.nycu.edu.tw/handle/11536/98568
Collections
研究計畫;;Research Plans
Endorsement
Review
Supplemented By
Referenced By
Full item page