利用交錯訊號穿透提升隔離度低功率混頻器之研究

Abstract

本文描述如何使用single-balance電路架構來設計低功率降頻混頻器。有鑑於此電路架構先天的缺點－低隔離度，利用交錯的本地震盪(Lo)穿透後達到互相抵銷的效果，進而提升隔離度，而又因其電路架構先天的優勢，達到低功率消耗的效果。此混頻器使用TSMC 0.18□m CMOS製成並且經由ADS momentum 做EM模擬分析。在此設計一個RF為5.8GHz，Lo為5.81GHz，IF為10MHz的降頻器，約有6dB增益，-8.5dB的Lo-IF隔離度，>60dB的Lo-RF隔離度，2dBm左右的IIP3，17dB之Noise Figure，和2.72mW的功率消耗。