由相連物體的標記法則對應至平行架構之設計

Abstract

第一章 緒論 1.1 研究動機 1.2 相關研究 1.3 研究目標 1.4 論文組織 第二章 相關概念及架構 2.1 等值關係(Equivalence Relation) 2.2 結合記憶體(Associative Memory) 2.3 VISA架構 第三章 物體標記法則(Component Labeling Algorithm) 3.1 給定步驟(Assigning Step) 3.1.1 一般方法 3.1.2 新的方法 3.1.3 詳細法則 3.2 合併步驟(Merging Step) 3.2.1 實例說明 3.2.2 處理程序 3.2.3 最後步驟 第四章 法則與架構的對應 4.1 修正的VISA架構 4.1.1 VISA架構的修改 4.1.2 法則與架構的對應 4.2 等值關係架構 4.2.1 依序處理 4.2.2 同步處理 第五章 硬體線路設計 5.1 修正的VISA架構線路設計 5.1.1 處理單元設計 5.1.1.1 法則的對應 5.1.1.2 線路的設計 5.1.2 特殊處理單元設計 5.1.2.1 法則的對應 5.1.2.2 線路的設計 5.2 等值關係架構線路設計 5.2.1 依序處理之設計 5.2.2 同步處理之設計 第六章 計算機模擬 第七章 結論