薄膜電晶體中氮化矽閘極絕緣層與氧化銦錫間的交互作用

Abstract

隨著薄膜電晶體液晶顯示器的高解析度規格需求日益提升，高解析度顯示面板所將帶來的畫素充電挑戰及亮度下降問題，都已變成高解析面板急需技術突破的重要方向，而構成傳統高解析度顯示面板結構中穿透率瓶頸的主要原因，一般包括了因載子移動率限制的薄膜電晶體尺寸與不透光的畫素電位存儲電容影響外，還包括了因RC負載考量的金屬走線線寬限制、最後則是為了減少光漏電及避免雜向電場造成液晶漏光的遮光矩陣的大小。 在研究過程中，發現利用透明氧化銦錫底電極構成的顯示畫素的電位存儲電容結構，能達成高解析度液晶顯示面板的低漏電特性與增加亮度最佳方式，但實際結構運用，觀察到氧化銦錫電極會與薄膜電晶體的氮化矽閘極絕緣薄膜會產生介面交互作用影響，發生金屬銦析出問題，導致薄膜的穿透率嚴重下降，同時大幅增加氧化銦錫電極的阻值，並且使得薄膜電晶體元件的特性嚴重衰退影響。 本文研究共分成兩階段實驗進行研究，首先實驗內容及方向，主要在於檢討氧化銦錫薄膜及氮化矽薄膜沉積介面及優化薄膜電晶體閘極絕緣層特性改善。利用氧化銦錫電極品質優化及前置退火程序的變更，建立一緩衝層及主體層氮化矽薄膜沉積概念，找出抑制氫電漿退化反應的方式及實現高品質閘極絕緣層機會。 最後再藉由實際含有透明底電極及薄膜電晶體元件的新陣列基板結構進行驗證與傳統架構條件的測試結果差異比較，可以發現相對於傳統整合型陣列基板結構，本文研究新結構條件及製作流程方式，確實能有效改善介面問題並獲得一良好透明共電位底電極架構的高品質非晶矽薄膜電晶體表現，實現超高解析度液晶面板的開口率需求。

There are two major issues in today’s TFT-LCD industry: (1) pixel voltage leakage and (2) aperture ratio drops. These problems can be solved by using a transparent bottom electrode in array substrate. However, the interfacial reaction between indium tin oxide electrode and gate insulator silicon nitride caused the decrease of film transmittance, the increase in impedance and the failure of TFT devices. In this study, the following three methods were used to solve this problem. (1) Low temperature amorphous-ITO film deposition and pre-annealing treatment. (2) Buffer insulator layer with low SiH4 gas flow and high RF power to reduce the ITO film degradation. (3) Bulk insulator layer with NH3 / SiH4 gas flow ratio and RF power control respectively to achieve high-quality gate insulator.