針對用戶可規劃閘陣列的面積與速度最佳化暨分割之研究(II)

標題:	針對用戶可規劃閘陣列的面積與速度最佳化暨分割之研究(II) A Study of Area/Performance Optimization and Partitioning for Field Programmable Gate Arrays (II)
作者:	沈文仁交通大學電子工程系
關鍵字:	場可程式閘列;最佳化;合成;分割;電路集群;Field programmable gate array (FPGA);Optimization;Synthesis;Partitioning;Circuit clustering
公開日期:	1999
官方說明文件#:	NSC88-2215-E009-063
URI:	http://hdl.handle.net/11536/94529 https://www.grb.gov.tw/search/planDetail?id=444886&docId=80597
顯示於類別：	研究計畫