<link rel="stylesheet" href="styles.cf390c6bfbe7555f.css">

Browsing by Author "CHEN CHANG-JIU"

Now showing 1 - 9 of 9
  • Thumbnail Image
    Item type:Item,
    MP3解碼器之設計
    (2006)
    陳昌居
    ;
    CHEN CHANG-JIU
    ;
    國立交通大學資訊工程學系(所)
    隨著MP3 音樂普及，MP3 解碼器的需求越來越高，尤其是在MP3 隨身聽上。 這些可攜式的裝置中，耗電量是重點，非同步的電路，少了時脈的訊號，會比同 步電路省電。加上非同步電路使用內部控制，不易因外在環境變化造成問題，相 較同步電路對溫度敏感，更適合用在隨處使用的可攜式裝置中。相較於使用DSP 來實作MP3 解碼器，單一MP3 解碼器成本便宜、省電，缺點是彈性小。但若只針 對手機或隨身碟而言，已經符合需求。因此就非同步MP3 解碼器這方面提出研究 計畫。近年來非同步電路在國外已累積相當多的研究與探討，本計畫基於之前對 非同步系統與低耗電系統的成果繼續努力，進一步設計適合非同步架構的解碼 器。 MP3 解碼的過程，逆改良式離散餘旋轉換、多項合成濾波組，兩部份最耗時。 須要大量的加-乘-累加運算，雖每次處理的資料大小不同，同步電路每一循環須 使用最長的執行時間，相較非同步電路每次執行的時間不同，因此可以獲得速度 上的提升。 在系統晶片設計上，需整合多個不同時脈的IP，而導致整合上的困難。在 非同步電路中，IP 之間可藉由交握的方式溝通，可以有效的避免時脈不一致問 題。但是，由於目前大多數的IP 仍是屬於同步的架構，如何將非同步的IP 與同 步IP 做整合也是本研究計畫要討論的，我們將設計一個溝通介面來整合同步系 統與非同步系統，並且藉此可達到IP 重複使用性的目的。
  • Thumbnail Image
    Item type:Item,
    PMI與PKI整合之前瞻研究
    (2004)
    陳昌居
    ;
    CHEN CHANG-JIU
    ;
    交通大學資訊工程學系
  • Thumbnail Image
    Item type:Item,
    先進轉換搜尋緩衝器之研究與設計
    (2003)
    陳昌居
    ;
    CHEN CHANG-JIU
    ;
    國立交通大學資訊工程學系
  • Thumbnail Image
    Item type:Item,
    嵌入式系統基本作業環境之製作
    (2007)
    陳昌居
    ;
    CHEN CHANG-JIU
    ;
    國立交通大學資訊工程學系(所)
  • Thumbnail Image
    Item type:Item,
    數位系統實驗多媒體電腦教學軟體之製作
    (1996)
    陳昌居
    ;
    CHEN CHANG-JIU
    ;
    國立交通大學資訊工程學系
  • Thumbnail Image
    Item type:Item,
    網頁伺服器的弱點蒐集與相關技術的研究
    (2002)
    陳昌居
    ;
    CHEN CHANG-JIU
    ;
    交通大學資訊工程系
  • Thumbnail Image
    Item type:Item,
    超純量架構分支預測單元設計
    (2000)
    陳昌居
    ;
    CHEN CHANG-JIU
    ;
    交通大學資訊工程系
  • Thumbnail Image
    Item type:Item,
    非同步8051處理器之研究與設計
    (2005)
    陳昌居
    ;
    CHEN CHANG-JIU
    ;
    國立交通大學資訊工程學系(所)
    傳統的處理器設計會有一個中央時脈來使其運作機制正確，然而，由於 時脈的速度愈來愈快，使得時脈歪斜的情況愈嚴重，因此，需要更多的成本來解 決時脈歪斜的問題，例如：時脈樹(clock tree)使得晶片面積增加。除此之外， 同步系統還有許多問題。若採用非同步的方式來設計處理器將可以有效避免這些 問題。近年來關於非同步處理器在國外已累積相當多的研究與探討。在此，本計 畫基於之前對非同步系統與低耗電系統的成果繼續努力，進一步設計適合非同步 架構的處理器，並且針對非同步電路的合成器作最佳化，以節省面積及耗電量。 在系統晶片設計上，由於可能需整合多個不同時脈的IP，而導致整合 上的困難。在非同步電路中，IP 之間可藉由交握的方式溝通，可以有效的避免 時脈不一致問題。但是，由於目前大多數的IP 仍是屬於同步的架構，如何將非 同步的IP 與同步IP 做整合也是本研究計畫要討論的，我們將設計一個溝通介面 來整合同步系統與非同步系統，並且藉此可達到IP 重複使用性的目的。 在本研究計畫中，我們以設計及實作非同步8051 為目標，主要原因在 於8051 目前已經廣泛用於嵌入式的產品，8051 的架構主要源自於Intel 並且已 經有大量的8051 的衍生性產品。此外，智慧卡(smart card)很多都採用8051 來當其核心，對於無接觸的智慧卡(contactless smart card)正好需要非同步電 路中低耗電量和低電磁放射的優點。
  • Thumbnail Image
    Item type:Item,
    非同步處理器模擬器的設計與資料危障問題的研究
    (2001)
    陳昌居
    ;
    CHEN CHANG-JIU
    ;
    國立交通大學資訊工程學系