Browsing by Author "CHEN WEI-ZEN"

Now showing 1 - 20 of 21

Gbps無線網路之異質晶片整合系統設計---子計畫二：毫米波CMOS射頻頻率合成器設計(I)
(2006)
陳巍仁
;
CHEN WEI-ZEN
;
交通大學電子工程系
Gbps無線網路之異質晶片整合系統設計---子計畫二：毫米波CMOS射頻頻率合成器設計(II)
(2007)
陳巍仁
;
CHEN WEI-ZEN
;
國立交通大學電子工程學系及電子研究所
Gbps無線網路之異質晶片整合系統設計---子計畫二：毫米波CMOS射頻頻率合成器設計(III)
(2008)
陳巍仁
;
CHEN WEI-ZEN
;
國立交通大學電子工程學系及電子研究所
THz影像系統---總計畫暨子計畫二：THz CMOS 波束成形發射機
(2014)
陳巍仁
;
CHEN WEI-ZEN
;
國立交通大學電子工程學系及電子研究所
THz影像系統---總計畫暨子計畫二：THz CMOS 波束成形發射機
(2015)
陳巍仁
;
CHEN WEI-ZEN
;
國立交通大學電子工程學系及電子研究所
近年來，THz 電磁波 (300 GHz- 3THz，T-射線) 在科學與工程上之應用已引起廣泛之研究。相較於 X-射線 (X-ray) 而言，T-射線為非離子化幅射光源 (non-ionization radiation) ，適合進行生物組織之非侵入式偵測而較無輻射疑慮。因此其被公認為下世代影像系統之重大關鍵技術。此外，其具備穿透衣服及其他非金屬化材質之特性，因此可廣泛應用在安檢系統之影像監測、化學與生物物質偵測，腫瘤、蛀牙之醫學攝影等。同時在短距離雷達及超高速無線資料安全傳輸等應用，也深具潛力。依據 ITRS 之預測 [3]， CMOS 之fT 及 fmax 在 2015 年以前將高達 0.5 THz。此一重大技術進展開啟了矽製程在 THz 系統應用之序幕，同時對於降低THz 系統成本之可行度大為增加。本計畫 (總計畫) 具體目標為發展THz 3D 影像系統，同時建構 THz CMOS 電路設計、頻譜量測、及系統構裝之能力。本計畫延攬多方面領域之教授，涵蓋光學影像系統到電路與微機電封裝。其下統合四項子計畫，分別為(1) 微小化THz CMOS 影像系統之3D 影像重建技術 (2) THz CMOS 波束成形發射機 (3) 微小化THz CMOS 主動式射頻照影接收器陣列系統晶片 (4) THz CMOS 被動式影像接收器。各分項計畫之重點工作項目分述如下。子計畫一利用電磁逆散射法(Electromagnetic Inverse Scattering Method) 進行 THz 3D 影像重建，並將定義系統規格予各子計畫參考。子計畫二將開發完成 THz 信號源，並結合天線陣列，實現波束成形毫米波發射機，其可作為影像掃描之光源信號與THz 偵測器感應陣列之本地振盪器。子計畫三將發展主動式射頻照影接收器陣列系統晶片的開發，作為THz 3D 影像感應器。子計畫四將發展 THz SoP 異質晶片整合技術，整合CMOS 功率偵測器模組(包括鎖相放大器)晶片、高增益THz 天線陣列晶片及THz 透鏡(Lens)晶片於單一載具上，以實現低成本、體積小、高整合性之THz 影像系統。在 THz CMOS 波束成形發射機之研究方面，預計將採用本研究群所提出之接收機式鎖相迴路為系統核心，結合基頻模式 (fundamental mode) 之振盪器與倍頻器技術開發，透過串聯式鎖相迴路架構實現振盪器陣列與波束成形發射機。此外，並研發多頻帶 THz 信號源，同時結合數位校準技術，以拓展分子層級檢測之應用。在各子計畫通力合作之下，所開發之電路將採用 40 nm 以下之CMOS 先進製程設計與製作，同時進一步整合以驗證系統之性能。此外，參加之研究群將共用軟硬體研究資源及實驗環境。本計劃之終極目標除追求前瞻之學術研究外，亦將為台灣未來工業技術之發展培育多樣化之頂尖人才。
THz影像系統-總計畫暨子計畫二：THz CMOS 波束成形發射機
(2013)
陳巍仁
;
CHEN WEI-ZEN
;
國立交通大學電子工程學系及電子研究所
THz醫學影像系統及元件---子計畫三：THz CMOS信號源設計(I)
(2010)
陳巍仁
;
CHEN WEI-ZEN
;
國立交通大學電子工程學系及電子研究所
近年來，THz 電磁波 (300 GHz- 3THz，T-射線) 在科學與工程上之應用已引起廣泛之研究。相較於 X-射線 (X-ray) 而言，T-射線為非離子化幅射光源 (non-ionization radiation) ，適合進行生物組織之非侵入式偵測而較無輻射疑慮。因此其被公認為下世代醫學影系統之重大關鍵技術。此外，其具備穿透衣服及其他非金屬化材質之特性，因此可廣泛應用在安檢系統之影像監測、化學與生物物質偵測，腫瘤、蛀牙之醫學攝影等。同時在短距離雷達及超高速無線資料安全傳輸等應用，也深具潛力。依據 ITRS 之預測 [3]， CMOS 之fT 及 fmax 在 2015 年以前將高達 0.5 THz。此一重大技術進展開啟了矽製程在 THz 系統應用之序幕，同時對於降低THz 系統成本之可行度大為增加。本子計畫(子計畫3)之具體目標為發展用於醫學影像系統之 THz 信號產生器。其將結合微機電波導及天線結構 (子計畫5) 組成THz 光源發射機，同時在感測器端(子計畫4)將提供做為積體化接收機陣列之本地振盪器使用。為達到此一目標，本計畫第一年將研發THz ( 300 GHz+)基頻模式之振盪器設計。相較於文獻現有藉由相位合成技術實現之振盪器，其將具備較高之功率轉移效益，且提高功率合成之可行性。此外為強化輸出功率達到實用價值，THz 鎖相系統及其相關之子電路將進行研發，以期最終藉由波束成型 (Beam-forming) 達到功率加乘之目的。第二年將研發數位式 THz 振盪器陣列之校正與功率加乘技術。同時完成THz 鎖相迴路系統，並與子計畫2 進行功率及頻譜測試。第三年將利用開發完成之 THz 信號產生器與其他子計劃 (1-5) 共同建構影像偵測系統，充分應用在發射端與偵測器之感應陣列。本計畫第一階段將採用 MATLAB進行系統之行為層級模擬，以有效評估架構之可行性。第二階段將針對第一階段所開發之系統架構，使用HSPICE、ADS、Spectre RF 及Ansoft Desinger/HFSS 做電磁及電晶體層級的模擬，再利用Cadence軟體進行佈局。第三階段將藉由 CIC 及台積電 65nm/45 nm 之製程計畫進行晶片製作並完成量測驗證。其成果將進一步與其他子計畫成果整合，以作為THz 醫學影像系統之信號源。
THz醫學影像系統及元件---總計畫(I)
(2010)
陳巍仁
;
CHEN WEI-ZEN
;
國立交通大學電子工程學系及電子研究所
THz 電磁波，信號產生器，偵測器，微機電，影像系統
THz醫學影像系統及元件-子計畫三：THz CMOS信號源設計( II )
(2011)
陳巍仁
;
CHEN WEI-ZEN
;
國立交通大學電子工程學系及電子研究所
THz醫學影像系統及元件-總計畫( II )
(2011)
陳巍仁
;
CHEN WEI-ZEN
;
國立交通大學電子工程學系及電子研究所
THz醫學影像系統及元件-總計畫暨子計畫三：THz CMOS信號源設計( III )
(2012)
陳巍仁
;
CHEN WEI-ZEN
;
國立交通大學電子工程學系及電子研究所
使用奈米CMOS技術之低功耗光接收機
(2013)
陳巍仁
;
CHEN WEI-ZEN
;
國立交通大學電子工程學系及電子研究所
使用奈米CMOS技術之低功耗光接收機
(2015)
陳巍仁
;
CHEN WEI-ZEN
;
國立交通大學電子工程學系及電子研究所
近來雲端服務的應用已普及到人們的日常生活當中。為了連結運算器與儲存裝置的資訊，滿足資料中心爆炸性頻寬的需求，光連結為公認的核心關鍵技術。傳統的光接收機類比前端電路是利用電阻回授的轉阻放大器來實現，它可以將光感測器電流轉換成電壓形式，並經由後級的限幅放大器將電壓放大到邏輯準位，以提供資料時脈回復電路使用。由於感測器電容為影響線性放大器增益、輸入等效雜訊、功率消耗與放大器頻寬的主要因素，其往往導致性能之取捨與設計上之挑戰。近年來，積分形式的光接收機已引起許多研究注意，並展現優異的功率效益。然而此架構主要問題為無法接收太長的連續同位元資料，雖然該問題可藉由週期性重置積分器獲得解決，但其靈敏度往往受限於積分與比較時間，進而在高速之傳輸應用下受到極大限制。為了解決上述的問題，本計劃將在三年內提出分時多工的光接收機電路，並整合了交替式 CMOS 的光感測器 (alternating photodetector, ALPD) (專利申請中)。這個新型的交替式光感測器元件將可感測 850-nm 光波長的光源，並結合等化器及信號調節電路以增加電路靈敏度與頻寬。此外，本設計採用積分決策之接收機與延遲鎖定迴路 (delay-locked loop, DLL) ，以實現資料時脈回復電路 (clock-and-data recovery (CDR)，取代了傳統架構中的轉阻放大器(trans-impedance amplifier, TIA)、限幅放大器(limiting amplifier)、與資料回復電路，預估將可大幅提升整體系統之功率效益。本計畫將於 3 年內實現應用於短距離之低功率 (<1 pJ/b) 、高密度且提供 > 100 Gb/s 頻寬之光電整合接收機積體電路。本計畫中各子電路模組將經由仔細之設計、模擬、佈局、檢測、與驗證。電路之製造將委由國科會晶片設計製造中心 (CIC) 以及台灣積體電路製造股份有限公司 (TSMC) 下線。預料本計畫之研究成果對於國內傳輸介面電路技術之發展，將可提供直接之助益, 同時建立新型之CMOS 光接收機積體電路設計技術與標竿。
使用奈米CMOS技術之低功耗光接收機
(2014)
陳巍仁
;
CHEN WEI-ZEN
;
國立交通大學電子工程學系及電子研究所
先進之混合信號式電路設計技術開發-子計畫一：高性能光連結系統收發機積體電路(I)
(2011)
陳巍仁
;
CHEN WEI-ZEN
;
國立交通大學電子工程學系及電子研究所
本計畫之目標為研發高性能之多通道光收發機積體電路，以應用在短距離之高速連結系統，進而克服電通道頻寬不足問題，達到低功耗及高速傳輸之目的。在傳送端，將透過低電流驅動之 VCSEL 雷射二極體進行信號調變，同時研發主動式負載匹配網路，以達到低功耗之目的。光源信號將藉由多模式光纖 (multi-mode fiber) 及光波導進行信號傳播；在接收端，將研發新型之CMOS 光感測器並整合後級信號處理電路，以克服傳統矽光感測器靈敏度不足問題。藉此達到高整合度、低成本、與 100 Gbps 資料整體頻寬之目標。為達此一高傳輸速率，主要需克服之設計挑戰包含:雷射二極體（VCSEL）與CMOS 光感測器之速度極限、多模式光纖之頻寬極限與色散所造成之符元干擾(ISI)效應、極高速、低電壓且低電流之混合信號積體電路之設計需求等。本計劃將採用奈米標準CMOS 技術設計一極高速之光連結系統收發機積體電路。重點研究內容將包含整合CMOS 光感測器之高感度光電轉換系統，結合高速混合信號前餽式 (FFE) 與迴授式 (DFE) 等化器技術之低功耗、多通道資料還原電路，高頻阻抗匹配與位準校正技術，及高速 (100 Gbps) 內建式自我測式系統與傳輸錯誤率估計技術。同時，本計劃將著力於電路技術之發展，以期實現高速、低錯誤率、與低功率消耗之目標。本計畫中傳輸接收端之各子電路模組將經由仔細之設計、模擬、佈局、檢測、與驗證。電路之製造將委由國科會晶片設計製造中心 (CIC) 以及台灣積體電路製造股份有限公司 (TSMC) 下線。預料本計畫之研究成果對於國內傳輸介面電路技術之發展，將可提供直接之助益。
前瞻性混合信號式電路設計技術開發-子計畫一：低耗能光連結系統收發機積體電路(I)
(2012)
陳巍仁
;
CHEN WEI-ZEN
;
國立交通大學電子工程學系及電子研究所
本計畫之目標為研發低耗能之多通道光收發機積體電路，以應用在短距離之高速連結系統。在傳送端，將透過低電流驅動之 VCSEL 雷射二極體進行信號調變，同時研發主動式負載匹配網路，以達到低耗能之目的。雷射輸出光信號將藉由多模式光纖(multi-mode fiber) 或光波導進行信號傳播到接收端。在接收電路方面，將採取積分取樣之方式，同時結合時脈延遲鎖定及時脈與資料回復電路，相較於傳統類比式的轉阻及限幅放大器接收機，其預期可大幅降低功率消耗。此外，並將研發可整合於單一晶片內的 CMOS 光感測器，利用新型感測器以克服傳統矽光感測器靈敏度與頻寬不足之問題。本計劃整合 CMOS 光感測器之低耗能光連結系統，重點內容包含等化器技術、多通道資料還原電路、高頻阻抗匹配與位準校正技術，及高速 (100 Gb/s) 內建式自我測式系統與傳輸錯誤率估計技術。同時，本計劃將著力於電路技術之發展，以期實現高速、低錯誤率、與低功率消耗之目標。藉此達到高整合度、低成本、低耗能且整體的資料速度達到 100 Gb/s 以上之目標本計畫中傳輸接收端之各子電路模組將經由仔細之設計、模擬、佈局、檢測、與驗證。電路之製造將委由國科會晶片設計製造中心 (CIC) 以及台灣積體電路製造股份有限公司 (TSMC) 下線。預料本計畫之研究成果對於國內傳輸介面電路技術之發展，將可提供直接之助益。
奈米CMOS之高性能類比數位混合信號關鍵電路設計技術---子計畫六：用於高密度高速連結系統之矽光電積體電路
(2008)
陳巍仁
;
CHEN WEI-ZEN
;
國立交通大學電子工程學系及電子研究所
多核心運算技術為未來高性能處理器之主流技術，其可提升整體運算效能、增加硬體使用效率、降低功耗、同時提高製程之良率。然而在此高資料密度之計算平台，資料交換之通道頻寬將成為系統之瓶頸。在系統晶片整合上，傳統之電信號聯結通道將遭遇嚴重之信號偶合、符元干擾、以及電磁輻射干擾等問題；此外，其在同步數位系統中所衍生之時脈抖動與傳遞延遲，亦將增加系統設計之複雜度。因此，光通道連結系統在奈米電路時代已被視為極具潛力之技術，以克服上述之困難，進而達成有效的封裝級系統整合。本計畫預計以 3 年時間研發矽光電積體電路，設計內容包含矽光檢測器電路、發射機電路、與接收機電路開發，以期實現高密度、多通道 (> 4)、高速 (>10 Gbps/channel) 光連結系統，進而應用於未來兆位元 (Tera-bits)運算平台，同時達到低成本、極高速、與高整合度之目標。為達此一設計目標，其主要需克服之設計困難包含:矽光檢測器之頻寬與功率響應及增益問題，雷射二極體（VCSEL）之速度極限，系統晶片載具內光波導之頻寬限制，以及多通道、高速之混合信號積體電路在低功率目標上設計之挑戰。據此，本計畫第一年之研究重點將包含開發標準 CMOS 製程之極高速 (>10 Gbps) 光檢測器，同時配合此檢測器實現高感度之單晶片光接收機電路，內含轉阻放大器、可調增益放大器、等化器、與時脈資料回復電路等。第二年之研究內容將以發射端電路之開發為主，內含時脈取樣與波形回復電路，工作周期校正電路，雷射二極體驅動電路，主動匹配網路，與調變電路設計等。第三年則將延續前二年之研究成果，同時藉由多位準調變技術以進一步提升資料之傳輸速率，並開發多通道傳輸技術，以期實現高速、高密度、低錯誤率、與低功率消耗之目標。本計畫中傳輸接收端之各子電路模組將經由仔細之設計、模擬、佈局、檢測、與驗證。電路之製造將委由國科會晶片設計製造中心統籌下線。除了電路技術之研究外，本計劃亦將發展高速傳輸之晶片內傳輸錯誤率估計技術，以減低量測上之困難度。預料本計畫之研究成果對於國內傳輸介面電路技術之發展，將可提供直接之助益。
奈米級混合信號式電路技術---子計畫一：使用奈米CMOS技術之多通道光連結收發機
(2010)
陳巍仁
;
CHEN WEI-ZEN
;
國立交通大學電子工程學系及電子研究所
奈米級混合信號式電路技術---子計畫一：使用奈米CMOS技術之多通道光連結收發機
(2009)
陳巍仁
;
CHEN WEI-ZEN
;
國立交通大學電子工程學系及電子研究所
用於儲存與區域網路之160Gbps乙太網路光電技術開發---子計畫四：160Gbps乙太網路之接收機設計(I)
(2006)
陳巍仁
;
CHEN WEI-ZEN
;
交通大學電子工程系
本計畫預計以 3 年時間研發用於儲存與區域網路之四通道 160 Gbps 乙太網路接收機之電路。透過多模式光纖 (MMF) 與低電壓、低電流驅動之 VCSEL 雷射二極體，期望達到傳輸距離 300 米且單通道資料傳輸速率 40 Gbps 以上之規格，以符合未來架構在乙太網路之上的區域網路與儲存網路頻寬需求。同時，本計畫之開髮結合本校在光電元件（雷射二極體設計）、光纖網路系統 (光通道測試與模型)、及光電積體電路整合平台（光電元件機構整合）之設計專家，以達到低成本、極高速、與高整合度之目標。為達此一高傳輸速率，主要需克服之設計挑戰包含: 雷射二極體（VCSEL）之速度極限、多模式光纖（MMF）之頻寬極限與色散所造成之符元干擾(ISI)效應、極高速、低電壓且低電流之混合信號積體電路之設計需求等。因此，本計畫第一年之研究內容以實現四通道 40 Gbps、300 米傳輸距離、差動式二階傳輸 (Binary) 之接收機為主要目標。以先期完成高速等化器及收發機積體電路架構設計。第二年計劃之重點將發展高速多階式 (4-PAM)信號傳輸介面電路技術，預計將傳輸速率提昇至四通道 80 Gbps。計畫執行之第三年則將延續前一年之研究成果，以進一步提升資料之傳輸速率至四通道 160 Gbps。其研究成果將可大幅改善 VCSEL雷射二極體之速度極限與多模式光纖傳輸之頻寬限制問題。本計劃之研究將結合其他子計劃在系統架構、傳輸介質特性研究、新型雷射二極體開發、與光電積體電路整合平台之研究成果，進行混合信號之系統電路設計。為達此一目標，本計劃之重點研究內容將包含高速混合信號前餽式(FFE)與迴授式(DFE) 等化器技術，高頻阻抗匹配與位準較準技術，高速類比數位/數位類比資料轉換技術，與高速資料與時脈回復及解多工器電路等。同時, 本計劃將著力於電路技術之發展, 以期實現高速、低錯誤率、與低功率消耗之目標。本計畫中傳輸接收端之各子電路模組將經由仔細之設計、模擬、佈局、檢測、與驗證。電路之製造將委由國科會晶片設計製造中心統籌下線。除了電路技術之研究外，本計劃亦將發展高速傳輸之晶片內傳輸錯誤率估計技術，以減低量測上之困難度。預料本計畫之研究成果對於國內傳輸介面電路技術之發展，將可提供直接之助益。