<link rel="stylesheet" href="styles.cf390c6bfbe7555f.css">

Browsing by Author "CHUNG CHUNG-PING"

Now showing 1 - 20 of 42
  • Thumbnail Image
    Item type:Item,
    ARM處理器指令/程式壓縮/解壓縮之設計與實作
    (2000)
    鍾崇斌
    ;
    CHUNG CHUNG-PING
    ;
    交通大學資訊工程系
  • Thumbnail Image
    Item type:Item,
    內嵌式微處理器系統設計與實作---子計畫二：ARM 處理器指令/程式壓縮/解壓縮之設計與實作
    (2000)
    鍾崇斌
    ;
    CHUNG CHUNG-PING
    ;
    國立交通大學資訊工程學系
  • Thumbnail Image
    Item type:Item,
    具安全考量之可重組式大量資料流運算架構(I)
    (2005)
    鍾崇斌
    ;
    CHUNG CHUNG-PING
    ;
    國立交通大學資訊工程學系(所)
    隨著半導體技術的演進，消費性電子產品已成為現代產品的主流。針對產品之多樣性 與個性化的需求，可重組式計算(Reconfigurable computing)可提供兼具彈性與效能 考量之解決方案。然而，在設計上，可重組式計算須面對多重挑戰，如：缺乏有效率 的編譯器支援、繞線面積過於龐大、面對不確定的應用時無法有效的設計運算單元等。 因此，我們選定可攜式產品必備的加解密應用作為我們設計基調，並研究適合大規模 資料運算的可重組式計算架構。本研究計畫預計以三年的時間來研究可重組式計算架 構的軟/硬體整合環境，包括： .. 應用分析：分析加解密演算法與龐大資料運算的應用，以研究其加速的潛能 與重組的流程 .. 硬體設計：研究可重組式架構、運算單元、資料流網路與重組設定網路之設 計。 .. 軟體設計：研究支援硬體重組與軟/硬體程式分割之編譯器，並發展其整合設 計環境。 本計畫將以硬體描述語言實作可重組式計算架構之電路，並利用Synopsys 公司的電路 合成軟體將RTL 電路轉換為TSMC 0.35um/0.18um 之半導體製程，以求得實際電路之執 行時間與面積，同時運用該公司之電路模擬軟體驗證設計之正確性與應用所需之執行 時間。我們預期可以產出電路原始程式碼、硬體實作電路及其展示，以促進消費性電 子產品的產業發展。
  • Thumbnail Image
    Item type:Item,
    具安全考量之可重組式大量資料流運算架構(II)
    (2006)
    鍾崇斌
    ;
    CHUNG CHUNG-PING
    ;
    國立交通大學資訊工程學系(所)
  • Thumbnail Image
    Item type:Item,
    具安全考量之可重組式大量資料流運算架構(III)
    (2007)
    鍾崇斌
    ;
    CHUNG CHUNG-PING
    ;
    國立交通大學資訊工程學系(所)
  • Thumbnail Image
    Item type:Item,
    具深度資訊的多視角、可適性之次世代視訊編碼其計算平行度與記憶體管理硬體關鍵技術研究
    (2012)
    鍾崇斌
    ;
    CHUNG CHUNG-PING
    ;
    國立交通大學資訊工程學系（所）
    邇來有三個由H.264衍伸的視訊編解碼重要議題，分別為如何產生具有立體感的影 片、如何產生流暢的即時視訊、以及如何產生可選擇觀賞視角的影片。相關的視訊技術 為： 1.多視角視訊編碼 MVC (Multi-view Video Coding)， 2.可適性視訊編碼 SVC (Scalable Video Coding)， 3.具深度資訊多視角視訊MVD (Multi-view plus Depth) 對應的硬體關鍵技術則為：一、發掘編解碼流程上的資料平行度以及獨立程序以利向量 及管線化平行計算；二、有效率地配置、管理記憶體；三、設計兼容多種編解碼格式的 硬體架構。 本團隊於圖形及視訊處理已累積六年經驗，提出本三年期研究計晝的目的，是基於 既有經驗，嘗試具實用需求的新興議題。研究内容如下： 【一】 MVC編解碼的平行計算與記憶體管理架構。研究項目有： A1.降低motion compensation解碼計算相依度以利平行計算的prediction structure ； A2.提高解碼效率的internal buffers架構； A3.就不同cameras配置的相容平行計算及internal buffers架構。 【二】整合SVC與MVC的編解碼平行計算與記憶體管理架構。研究項目有： B1.整合 inter-views 與各 inter-layers 的高效率 prediction structure ； B2.降低 motion compensation 中 layers 間或 views 間計算相依度的 prediction structure ； B3.就不同cameras配置的相容平行計算及internal buffers架構。 【三】 整合MVC與MVD的編解碼平行計算與記憶體管理架構。研究項目有： C1. MVD 中 layer extraction, layer projection 以及 hole filling & filtering 三個步驟的管線化 設計， C2.將MVC加入MVD解碼的管線化設計， C3.在layer projection後空洞不增加的條件下，減少original views個數以減少儲存需求 與MVC解碼計算量。
  • Thumbnail Image
    Item type:Item,
    具深度資訊的多視角、可適性之次世代視訊編碼其計算平行度與記憶體管理硬體關鍵技術研究
    (2013)
    鍾崇斌
    ;
    CHUNG CHUNG-PING
    ;
    國立交通大學資訊工程學系（所）
    邇來有三個由H.264衍伸的視訊編解碼重要議題，分別為如何產生具有立體感的影 片、如何產生流暢的即時視訊、以及如何產生可選擇觀賞視角的影片。相關的視訊技術 為： 1.多視角視訊編碼 MVC (Multi-view Video Coding)， 2.可適性視訊編碼 SVC (Scalable Video Coding)， 3.具深度資訊多視角視訊MVD (Multi-view plus Depth) 對應的硬體關鍵技術則為：一、發掘編解碼流程上的資料平行度以及獨立程序以利向量 及管線化平行計算；二、有效率地配置、管理記憶體；三、設計兼容多種編解碼格式的 硬體架構。 本團隊於圖形及視訊處理已累積六年經驗，提出本三年期研究計晝的目的，是基於 既有經驗，嘗試具實用需求的新興議題。研究内容如下： 【一】 MVC編解碼的平行計算與記憶體管理架構。研究項目有： A1.降低motion compensation解碼計算相依度以利平行計算的prediction structure ； A2.提高解碼效率的internal buffers架構； A3.就不同cameras配置的相容平行計算及internal buffers架構。 【二】整合SVC與MVC的編解碼平行計算與記憶體管理架構。研究項目有： B1.整合 inter-views 與各 inter-layers 的高效率 prediction structure ； B2.降低 motion compensation 中 layers 間或 views 間計算相依度的 prediction structure ； B3.就不同cameras配置的相容平行計算及internal buffers架構。 【三】 整合MVC與MVD的編解碼平行計算與記憶體管理架構。研究項目有： C1. MVD 中 layer extraction, layer projection 以及 hole filling & filtering 三個步驟的管線化 設計， C2.將MVC加入MVD解碼的管線化設計， C3.在layer projection後空洞不增加的條件下，減少original views個數以減少儲存需求 與MVC解碼計算量。
  • Thumbnail Image
    Item type:Item,
    具深度資訊的多視角、可適性之次世代視訊編碼其計算平行度與記憶體管理硬體關鍵技術研究
    (2014)
    鍾崇斌
    ;
    CHUNG CHUNG-PING
    ;
    國立交通大學資訊工程學系（所）
    邇來有三個由H.264衍伸的視訊編解碼重要議題，分別為如何產生具有立體感的影 片、如何產生流暢的即時視訊、以及如何產生可選擇觀賞視角的影片。相關的視訊技術 為： 1.多視角視訊編碼 MVC (Multi-view Video Coding)， 2.可適性視訊編碼 SVC (Scalable Video Coding)， 3.具深度資訊多視角視訊MVD (Multi-view plus Depth) 對應的硬體關鍵技術則為：一、發掘編解碼流程上的資料平行度以及獨立程序以利向量 及管線化平行計算；二、有效率地配置、管理記憶體；三、設計兼容多種編解碼格式的 硬體架構。 本團隊於圖形及視訊處理已累積六年經驗，提出本三年期研究計晝的目的，是基於 既有經驗，嘗試具實用需求的新興議題。研究内容如下： 【一】 MVC編解碼的平行計算與記憶體管理架構。研究項目有： A1.降低motion compensation解碼計算相依度以利平行計算的prediction structure ； A2.提高解碼效率的internal buffers架構； A3.就不同cameras配置的相容平行計算及internal buffers架構。 【二】整合SVC與MVC的編解碼平行計算與記憶體管理架構。研究項目有： B1.整合 inter-views 與各 inter-layers 的高效率 prediction structure ； B2.降低 motion compensation 中 layers 間或 views 間計算相依度的 prediction structure ； B3.就不同cameras配置的相容平行計算及internal buffers架構。 【三】 整合MVC與MVD的編解碼平行計算與記憶體管理架構。研究項目有： C1. MVD 中 layer extraction, layer projection 以及 hole filling & filtering 三個步驟的管線化 設計， C2.將MVC加入MVD解碼的管線化設計， C3.在layer projection後空洞不增加的條件下，減少original views個數以減少儲存需求 與MVC解碼計算量。
  • Thumbnail Image
    Item type:Item,
    叢集多處理機記憶體系統技術之研究
    (1996)
    鍾崇斌
    ;
    CHUNG CHUNG-PING
    ;
    國立交通大學資訊工程學系
  • Thumbnail Image
    Item type:Item,
    可動態擴充之數位訊號處理核心於系統單晶片內之整合架構研究(I)
    (2003)
    鍾崇斌
    ;
    CHUNG CHUNG-PING
    ;
    國立交通大學資訊工程學系
  • Thumbnail Image
    Item type:Item,
    可動態擴充之數位訊號處理核心於系統單晶片內之整合架構研究(II)
    (2004)
    鍾崇斌
    ;
    CHUNG CHUNG-PING
    ;
    國立交通大學資訊工程學系
  • Thumbnail Image
    Item type:Item,
    可動態擴充之數位訊號處理核心於系統單晶片內之整合架構研究(III)
    (2005)
    鍾崇斌
    ;
    CHUNG CHUNG-PING
    ;
    國立交通大學資訊工程學系(所)
  • Thumbnail Image
    Item type:Item,
    可重組式計算於複雜算術系統的應用---以圖形顯像為例(I)
    (2002)
    鍾崇斌
    ;
    CHUNG CHUNG-PING
    ;
    交通大學資訊工程系
  • Thumbnail Image
    Item type:Item,
    可重組式計算於複雜算術系統的應用---以圖形顯像為例(II)
    (2003)
    鍾崇斌
    ;
    CHUNG CHUNG-PING
    ;
    國立交通大學資訊工程學系
  • Thumbnail Image
    Item type:Item,
    可重組式計算於複雜算術系統的應用--以圖形顯像為例(III)
    (2004)
    鍾崇斌
    ;
    CHUNG CHUNG-PING
    ;
    國立交通大學資訊工程學系
  • Thumbnail Image
    Item type:Item,
    單晶片多處理機設計之研究---子計畫I：標竿程式分析、測試與效能評估
    (1999)
    鍾崇斌
    ;
    CHUNG CHUNG-PING
    ;
    交通大學資訊工程系
  • Thumbnail Image
    Item type:Item,
    單晶片多處理機設計之研究---總計畫
    (1997)
    鍾崇斌
    ;
    CHUNG CHUNG-PING
    ;
    交通大學資訊工程研究所
  • Thumbnail Image
    Item type:Item,
    嵌入式資訊網系統之高階計算伺服器設計(I)
    (2000)
    鍾崇斌
    ;
    CHUNG CHUNG-PING
    ;
    交通大學資訊工程系
  • Thumbnail Image
    Item type:Item,
    瀑布執行之處理器模型---以循序控制電路複雜度達到亂序執行效能
    (2010)
    鍾崇斌
    ;
    CHUNG CHUNG-PING
    ;
    國立交通大學資訊工程學系（所）
    現代高性能處理器以亂序執行模型（out-of-order execution model） 達到高指令平行度 (instruction-level parallelism, ILP)，然而複雜的控制電路也限制了時脈速度。主要的效能障礙包括大指令發出窗 (instruction issue window)，二次方成長的資料相依檢查電路，以及隨著導線延遲增加帶來的晶片佈局困難。我們提出瀑布執行模型（waterfall execution model）來達到亂序執行同等的性能，但以循序執行（in-order execution）控制方式來降低複電路雜度。 構想之瀑布執行模型串連一序列的單層資料驅動的執行階，稱之為 waterfall stage，以達到亂序執行效能。階層數可為任意。指令基本區塊 (basic block) 逐階下送。可執行指令在本階執行，無法此刻本階執行的指令則送往下階。前階因跳過需等待執行的指令而加速，後階因前階執行了部份指令而加速。以這種簡單持續的前進方式，瀑布模型不會被執行時間阻礙指令流的流動。理想狀態下，以足夠的階層數，指令基本區塊可以在critical path所限制的時脈數內執行完畢。 發展中的半導體技術提供了豐富的電路容量，鼓勵計算機架構充分使用這些電晶體。然而導線延遲同時限制了電路的複雜度。瀑布模型優美的設計在於規則的線路結構及極簡化的流動控制。本計劃將以三年時間探討瀑布模型及設計問題，包括瀑布模型的正規描述，參數或設計考量，實作問題，效能計算及評估，軟體環境，及可能的延伸應用。我們也將開發開放源碼的模擬器及tool chain，以作為評估及發展平台，並進以推動學界及業界的後續研究。此技術一旦證明可行，將為同等效能的最簡單設計。其模組化的設計觀念兼可應用於高效能或嵌入式處理器，同時也將是多核心時代（many-core era）的最佳處理器模型。
  • Thumbnail Image
    Item type:Item,
    瀑布執行之處理器模型---以循序控制電路複雜度達到亂序執行效能
    (2008)
    鍾崇斌
    ;
    CHUNG CHUNG-PING
    ;
    國立交通大學資訊工程學系(所)
    現代高性能處理器以亂序執行模型（out-of-order execution model） 達到高指令平行度 (instruction-level parallelism, ILP)，然而複雜的控制電路也限制了時脈速度。主要的效能障礙包括大指令發出窗 (instruction issue window)，二次方成長的資料相依檢查電路，以及隨著導線延遲增加帶來的晶片佈局困難。我們提出瀑布執行模型（waterfall execution model）來達到亂序執行同等的性能，但以循序執行（in-order execution）控制方式來降低複電路雜度。 構想之瀑布執行模型串連一序列的單層資料驅動的執行階，稱之為 waterfall stage，以達到亂序執行效能。階層數可為任意。指令基本區塊 (basic block) 逐階下送。可執行指令在本階執行，無法此刻本階執行的指令則送往下階。前階因跳過需等待執行的指令而加速，後階因前階執行了部份指令而加速。以這種簡單持續的前進方式，瀑布模型不會被執行時間阻礙指令流的流動。理想狀態下，以足夠的階層數，指令基本區塊可以在critical path所限制的時脈數內執行完畢。 發展中的半導體技術提供了豐富的電路容量，鼓勵計算機架構充分使用這些電晶體。然而導線延遲同時限制了電路的複雜度。瀑布模型優美的設計在於規則的線路結構及極簡化的流動控制。本計劃將以三年時間探討瀑布模型及設計問題，包括瀑布模型的正規描述，參數或設計考量，實作問題，效能計算及評估，軟體環境，及可能的延伸應用。我們也將開發開放源碼的模擬器及tool chain，以作為評估及發展平台，並進以推動學界及業界的後續研究。此技術一旦證明可行，將為同等效能的最簡單設計。其模組化的設計觀念兼可應用於高效能或嵌入式處理器，同時也將是多核心時代（many-core era）的最佳處理器模型。