Browsing by Author "Chang Hsie-Chia"

Now showing 1 - 20 of 25

2013創業加速高峰論壇計畫
(2013)
張錫嘉
;
Chang Hsie-Chia
;
國立交通大學電子工程學系及電子研究所
Apparatus and method of processing polynomials
(2014-02-04)
Lin Yi-Min
;
Yang Chi-Heng
;
Chang Hsie-Chia
;
Lee Chen-Yi
An apparatus of processing polynomials includes at least one reconfigurable module and an encoder controller. The reconfigurable module includes a plurality of linear feedback shift registers. The encoder controller can control the reconfigurable module to factor a generator polynomial into a factorial polynomial. In the reconfigurable module, the linear feedback shift registers can register a plurality of factors of the factorial polynomial respectively.
CYCLIC CODE DECODING METHOD AND CYCLIC CODE DECODER
(2013-05-02)
Lin Yi-Min
;
Hsu Chih-Hsiang
;
Chang Hsie-Chia
;
Lee Chen-Yi
In a cyclic code decoding method, a decoder analyzes a received codeword to identify unreliable symbols in the codeword, and sets candidate syndrome patterns accordingly. Then, a syndrome calculator calculates evaluated syndrome values associated with one of the candidate syndrome patterns, and an error location polynomial (ELP) generator generates an ELP according to the syndrome values. An error correction device corrects the errors in the codeword according to theELP when a degree of the ELP is not more than a threshold value, and the syndrome calculator adjusts the syndrome values and the ELP generator generates another ELP according to the adjusted syndrome values when otherwise.
Cyclic code decoding method and cyclic code decoder
(2015-01-27)
Lin Yi-Min
;
Hsu Chih-Hsiang
;
Chang Hsie-Chia
;
Lee Chen-Yi
In a cyclic code decoding method, a decoder analyzes a received codeword to identify unreliable symbols in the codeword, and sets candidate syndrome patterns accordingly. Then, a syndrome calculator calculates evaluated syndrome values associated with one of the candidate syndrome patterns, and an error location polynomial (ELP) generator generates an ELP according to the syndrome values. An error correction device corrects the errors in the codeword according to the ELP when a degree of the ELP is not more than a threshold value, and the syndrome calculator adjusts the syndrome values and the ELP generator generates another ELP according to the adjusted syndrome values when otherwise.
e-Home核心技術之研究---子計畫三：具加密功能之通道編碼研究(III)
(2006)
張錫嘉
;
Chang Hsie-Chia
;
交通大學電子工程系
Method and apparatus for decoding shortened BCH codes or reed-solomon codes
(2011-05-10)
Chang Hsie-Chia
;
Wu Jau-Yet
;
Liao Yen-Chin
The present invention proposes a method and apparatus for decoding BCH codes and Reed-Solomon codes, in which a modified Berlekamp-Massey algorithm is used to perform the decoding process and the efficiency of the decoder can be improved by re-defining the error locating polynomial as a reverse error locating polynomial, while the operation of the decoding process can be further realized by a common re-configurable module. Furthermore, the architecture of the decoder is consisted of a plurality of sets of re-configurable modules in order to provide parallel operations with different degrees of parallel so that the decoding speed requirement of the decoder in different applications can be satisfied.
Method and apparatus of candidate list augmentation for channel coding system
(2012-08-28)
Chang Hsie-Chia
;
Liao Yen-Chin
The present invention discloses a candidate list augmentation apparatus with dynamic compensation in the coded MIMO systems. The proposed path augmentation technique in the present invention can expand the candidate paths derived from the detector to a distinct and larger list before computing the soft value of each bit. Consequently, the detector is allowed to deliver a smaller list, leading to reduction in computation complexity. Moreover, an additive correction term is introduced to dynamically compensate the approximation inaccuracy in the soft value generation, which improves the efficiency and performance of the coded MIMO systems.
Method for carry estimation of reduced-width multipliers
(2014-01-28)
Liao Yen-Chin
;
Chang Hsie-Chia
A low-error reduced-width multiplier is provided by the present invention. The multiplier can dynamically compensate the truncation error. The compensation value is derived by the dependencies among the multiplier partial products, and thus, can be analyzed according to the multiplication type and the multiplier input statistics.
Method for carry estimation of reduced-width multipliers
(2011-07-28)
Liao Yen-Chin
;
Chang Hsie-Chia
A low-error reduced-width multiplier is provided by the present invention. The multiplier can dynamically compensate the truncation error. The compensation value is derived by the dependencies among the multiplier partial products, and thus, can be analyzed according to the multiplication type and the multiplier input statistics.
Operating method and circuit for low density parity check (LDPC) decoder
(2012-01-31)
Liu Chih-Hao
;
Liao Yen-Chin
;
Lee Chen-Yi
;
Chang Hsie-Chia
;
Hsu Yarsun
An operating method and a circuit for low density parity check (LDPC) decoders, in which original bit nodes are incorporated into check nodes for simultaneous operation. The bit node messages are generated according to the difference between the newly generated check messages and the previous check node messages. The bit node messages can be updated immediately, and the decoder throughput can be improved. The required memory of LDPC decoders can be effectively reduced, and the decoding speed can also be enhanced.
下世代行動通訊之通道編解碼晶片設計
(2014)
張錫嘉
;
Chang Hsie-Chia
;
國立交通大學電子工程學系及電子研究所
在行動通訊系統裡，高運算量的通道編解碼模組往往扮演相當關鍵的角色，不僅要達到傳輸需求的高吞吐量，也必須降低伴隨而來的功率消耗，以提供具有技術競爭力的解決方案。近年來，渦輪碼（Turbo codes）與低密度奇偶校驗碼（Low-Density Parity-Check codes，簡稱LDPC codes）因為解碼效能優異，兩者皆被廣泛使用於各種通訊規格裡；但由於低密度奇偶校驗碼難以提供彈性編碼率與可變碼字長度，第三代手機通訊標準在release-8（又稱為 3GPP-LTE）版本後已選擇渦輪碼作為通道編碼的唯一選擇。而為滿足現代人使用手持行動裝置的高網路傳輸速度要求，近期持續制定release-9、release-10（又稱為LTE-Advanced）更進一步將下行（Downlink）峰值速率提升到100Mbps~1Gbps，渦輪碼要同時達到1Gbps 吞吐量並降低功率消耗，仍是重大挑戰。據此，本計劃除進行渦輪碼的高速低功耗晶片設計，也將從低密度奇偶校驗迴旋碼（Low-Density Parity-Check Convolutional codes，簡稱LDPC-CC）著手，融合低密度奇偶校驗碼的優異解碼效能以及迴旋碼的彈性編碼長度等優點，改善其高解碼延遲、低平行度、偏低解碼速率等缺點，以設計出超越1Gbps 吞吐量、功率消耗小於0.2 瓦特，適用在下世代行動通訊系統的通道編解碼器，並期許相關研究成果能得到ISSCC 與JSSC 等論文肯定。
下世代行動通訊之通道編解碼晶片設計
(2013)
張錫嘉
;
Chang Hsie-Chia
;
國立交通大學電子工程學系及電子研究所
在行動通訊系統裡，高運算量的通道編解碼模組往往扮演相當關鍵的角色，不僅要達到傳輸需求的高吞吐量，也必須降低伴隨而來的功率消耗，以提供具有技術競爭力的解決方案。近年來，渦輪碼（Turbo codes）與低密度奇偶校驗碼（Low-Density Parity-Check codes，簡稱LDPC codes）因為解碼效能優異，兩者皆被廣泛使用於各種通訊規格裡；但由於低密度奇偶校驗碼難以提供彈性編碼率與可變碼字長度，第三代手機通訊標準在release-8（又稱為 3GPP-LTE）版本後已選擇渦輪碼作為通道編碼的唯一選擇。而為滿足現代人使用手持行動裝置的高網路傳輸速度要求，近期持續制定release-9、release-10（又稱為LTE-Advanced）更進一步將下行（Downlink）峰值速率提升到100Mbps~1Gbps，渦輪碼要同時達到1Gbps 吞吐量並降低功率消耗，仍是重大挑戰。據此，本計劃除進行渦輪碼的高速低功耗晶片設計，也將從低密度奇偶校驗迴旋碼（Low-Density Parity-Check Convolutional codes，簡稱LDPC-CC）著手，融合低密度奇偶校驗碼的優異解碼效能以及迴旋碼的彈性編碼長度等優點，改善其高解碼延遲、低平行度、偏低解碼速率等缺點，以設計出超越1Gbps 吞吐量、功率消耗小於0.2 瓦特，適用在下世代行動通訊系統的通道編解碼器，並期許相關研究成果能得到ISSCC 與JSSC 等論文肯定。
下世代行動通訊之通道編解碼晶片設計
(2012)
張錫嘉
;
Chang Hsie-Chia
;
國立交通大學電子工程學系及電子研究所
在行動通訊系統裡，高運算量的通道編解碼模組往往扮演相當關鍵的角色，不僅要達到傳輸需求的高吞吐量，也必須降低伴隨而來的功率消耗，以提供具有技術競爭力的解決方案。近年來，渦輪碼（Turbo codes）與低密度奇偶校驗碼（Low-Density Parity-Check codes，簡稱LDPC codes）因為解碼效能優異，兩者皆被廣泛使用於各種通訊規格裡；但由於低密度奇偶校驗碼難以提供彈性編碼率與可變碼字長度，第三代手機通訊標準在release-8（又稱為 3GPP-LTE）版本後已選擇渦輪碼作為通道編碼的唯一選擇。而為滿足現代人使用手持行動裝置的高網路傳輸速度要求，近期持續制定release-9、release-10（又稱為LTE-Advanced）更進一步將下行（Downlink）峰值速率提升到100Mbps~1Gbps，渦輪碼要同時達到1Gbps 吞吐量並降低功率消耗，仍是重大挑戰。據此，本計劃除進行渦輪碼的高速低功耗晶片設計，也將從低密度奇偶校驗迴旋碼（Low-Density Parity-Check Convolutional codes，簡稱LDPC-CC）著手，融合低密度奇偶校驗碼的優異解碼效能以及迴旋碼的彈性編碼長度等優點，改善其高解碼延遲、低平行度、偏低解碼速率等缺點，以設計出超越1Gbps 吞吐量、功率消耗小於0.2 瓦特，適用在下世代行動通訊系統的通道編解碼器，並期許相關研究成果能得到ISSCC 與JSSC 等論文肯定。
具生物反餽機制之智慧型長時睡眠監測系統---子計畫三：應用於長時生理訊號儲存系統之無失真錯誤更正機制(I)
(2009)
張錫嘉
;
Chang Hsie-Chia
;
國立交通大學電子工程學系及電子研究所
長時生理訊號的量測，往往會產生相當可觀的資料量。以心電圖的量測為例，倘若使用最低的取樣率、精確度並且不考慮任何附加資訊，單一感測器每分鐘將產生7.5K Bytes，也就是每八個小時就會有3.6M Bytes的數據資料。在睡眠監測系統的應用上，我們推估需要數十甚至上百個感測器來得到腦電波、心電圖、口鼻氣流、血氧濃度、甚至睡姿等相關資訊，所產生龐大的資料量除了要有大容量的多通道儲存裝置，也需要針對各種生理訊號的特性開發無失真壓縮技術。據此，本計畫擬藉由離散餘弦轉換（Discrete Cosine Transform）發展二維以及可調式的訊號壓縮技術，期許能同時降低記憶體需要量以及運算上的複雜度。此外，為因應資料儲存在大容量、小體積、低功耗等相關需求，本計畫擬以快閃記憶體作為儲存媒介。然而隨著製程的演進，每個記憶體單元已經由傳統儲存1位元資料的SLC（single level cell）演進到能夠儲存2、3位元的MLC（multiple level cell），這意味著表示我們無法避免的良率與穩定度下降的問題，也代表錯誤更正碼在快閃記憶體的使用上將越來越重要。據此，本計畫將針對MLC的特性，導入非對稱式channel model，結合目前通訊系統廣泛使用的RS、BCH、或者LDPC codes來作為下世代快閃記憶體的錯誤更正機制。
具生物反餽機制之智慧型長時睡眠監測系統---子計畫三：應用於長時生理訊號儲存系統之無失真錯誤更正機制(II)
(2010)
張錫嘉
;
Chang Hsie-Chia
;
國立交通大學電子工程學系及電子研究所
具生物反餽機制之智慧型長時睡眠監測系統---總計畫(I)
(2009)
張錫嘉
;
Chang Hsie-Chia
;
國立交通大學電子工程學系及電子研究所
人類一生中有三分之一的時間在睡眠中度過，除了心理壓力與生理睡眠疾病導致睡眠品質不良產生的生理與心理影響外，嬰兒猝死症候群亦常在睡眠中發生。目前有關睡眠品質與障礙之診斷必須在特定醫院的睡眠中心進行，所使用之睡眠多重生理監測儀（PolySomnoGraphy，簡稱PSG）必須黏貼大量的腦波電極、心電圖電極、肌電電極、血氧計等，往往對受測者的睡眠造成影響，無法準確記錄受測者之真正睡眠狀態。有鑑於此，本計畫擬研發新型「長時睡眠監測系統」，結合學術單位與醫療單位，共同發展微小化平台系統的電子元件、完成晶片設計與多重生理訊號之資料探勘，除了使得可能患有呼吸睡眠中止症的病患能經由較輕便之監測儀器及早發現病症，在針對嬰幼兒睡眠狀態之照護，研究團隊也希望達到無論是在醫院或居家，皆能藉此「具生物反饋機制之智慧型長時睡眠監測系統」即時發現異常狀態並發出警報，使醫護人員或家長能儘速採取正確之照護行動以降低嬰兒猝死之機率
具生物反餽機制之智慧型長時睡眠監測系統---總計畫(II)
(2010)
張錫嘉
;
Chang Hsie-Chia
;
國立交通大學電子工程學系及電子研究所
應用於立體視訊之智慧型通訊系統研究---子計畫二：具抵抗能量攻擊之超越Gb/s加解密關鍵技術( III )
(2013)
張錫嘉
;
Chang Hsie-Chia
;
國立交通大學電子工程學系及電子研究所
應用於立體視訊之智慧型通訊系統研究-子計畫二：具抵抗能量攻擊之超越Gb/s加解密關鍵技術( I )
(2011)
張錫嘉
;
Chang Hsie-Chia
;
國立交通大學電子工程學系及電子研究所
無線通訊技術為我們生活帶來許多便利，但無可避免的是，倘若沒有足夠安全的加解密系統（cryptographic system）來確保資料的機密性與完整性，會讓第三者很輕易地在此公開環境截取、竊聽、甚至偽造所傳輸資料，增加許多不必要的困擾。近年來，利用非對稱式加解密系統（如RSA、ECC等）的簡單能量分析（Simple Power Analysis，簡稱SPA）或是對稱式加解密系統（如AES）的差動能量分析（Differential Power Analysis，簡稱DPA）所衍生的能量攻擊法，已被證實是針對密碼晶片非常有效率的攻擊方法；以目前所規劃的視訊通訊情境為例，支援HD1080p w/ 60fps影像規格的傳輸速率至少需要4.4Gb/s，在如此高速的傳輸環境中，僅僅0.3ms的資料量就足以讓攻擊者破解系統的加密金鑰。基於高速與大量的加解密需求，我們提出了可支援運算速率至Gb/s並可支援三種不同金鑰長度的的AES核心體架構，並實現其晶片設計。除此之外，在此次報告中也提出對於通訊協定中執行金鑰的交換所使用到的非對稱式加解密系統的研究，包括橢圓曲線、RSA、和雙線性配對運算，並且更進一步的研發低功耗低成本RSA加解密模組設計與高效能之乘法加速器。另外，我們也建立了前述能量攻擊法之實驗平台，供日後測量及研發抵抗方法之用。簡言之，在此次期中進度報告中我們將分三個部分歸納我們的成果：1) 高速AES核心之架構及實作成果，2)低成本、低功耗之RSA與橢圓曲線加密之研究，3)能量攻擊法之平台建立成果。本計畫執行迄今已累計發表1篇期刊論文與3篇國際會議論文，在此一併註記。
應用於立體視訊之智慧型通訊系統研究-子計畫二：具抵抗能量攻擊之超越Gb/s加解密關鍵技術(2/3)
(2012)
張錫嘉
;
Chang Hsie-Chia
;
國立交通大學電子工程學系及電子研究所