Browsing by Author "JOU CHRISTINA FOH-FO"
Now showing 1 - 18 of 18
- Results Per Page
- Sort Options
Item type:Item, X/Ku 頻帶MEMS四位元移向器研製(I)(2000) ;周復芳 ;JOU CHRISTINA FOH-FO國立交通大學電信工程學系Item type:Item, X/KU 頻帶MEMS四位元移向器研製(II)(2001) ;周復芳 ;JOU CHRISTINA FOH-FO交通大學電信工程系Item type:Item, X/Ku 頻帶高效率寬頻主動積體天線陣列研製(I)(2000) ;周復芳 ;JOU CHRISTINA FOH-FO國立交通大學電信工程學系Item type:Item, X/KU 頻帶高效率寬頻主動積體天線陣列研製(II)(2001) ;周復芳 ;JOU CHRISTINA FOH-FO國立交通大學電信工程學系Item type:Item, X/Ku頻帶MEMS四位元移相器研製(2000) ;周復芳 ;JOU CHRISTINA FOH-FO交通大學電信工程系Item type:Item, 反射波抑制微波主動MEMS相移器相位掃描天線陣列研製(2005) ;周復芳 ;JOU CHRISTINA FOH-FO交通大學電信工程系近年來,將主動元件和被動天線接和(integrate)在同一塊基板上,已是未來的 研究趨勢。有許多種不同的組合與變化使得微波天線陣列的應用已經愈來愈廣泛與多元 化,其中又以運用熱門的微機電技術:Microelectronic Mechanical System (MEMS)的 技術做出整合性主動天線陣列成為熱門的研究課題。本計畫在微機電MEMS電路設計與洩 漏波掃瞄天線都有特殊且十分有學術與商業價值的設計,此校際合作計劃與清大電機系 教授黃瑞星老師共同研究。黃瑞星老師在微機電方面有十分過人的研究,在數年的國科 會計劃中,我們已經分別成功製作出MEMS部分相關成果與微帶洩漏波天線(Microstrip leaky-wave antenna)相關研究,另外我們也和 Higher Education (STINT) National Science Foundation (NSF) UC Davis Professor Luhmann (NCL)在Nonlinear Delay line, Phase shifter 與 Antenna arrays 有相關共同合作研究成果: (1)開關式波束掃瞄洩漏波天線[1]-[2]; (2)衛星用主動微帶線天線[3]; (3)雙波束反對稱饋入主動掃瞄式洩漏波天線[4]; (4)電子開關式波束掃瞄洩漏波天線[5]; (5)可抑制背波瓣之patch antenna 孔隙饋入式微帶洩漏波天線[6]; (6)二維掃瞄式相位微帶洩漏波天線陣列[7]; (7)低損耗MEMS 延遲線寬頻相位天線陣列應用[8] ; (8)混合非線性延遲線寬頻相位天線陣列系統[9]-[11] ; (9)混光學E-Band MEMS 開關陣列[12]。 (10)製作於Parylene 薄膜上之懸浮式patch antenna[13]。 (11)新型應用於SoC 系統之射頻微機電技術[14]。 (12)整合射頻微機電技術與積體電路之電鍍與矽等向蝕刻製程[15]。 其中微帶洩漏波天線( Microstrip Leaky-Wave Antenna ) 的特性有許多的優 點,如寬頻和集中窄波束和有頻率掃瞄功能。根據以往研究方向,我們已經能製作出 主動天線陣列且同時有多方位功率整合(power combining)效果,beam forming 現象 (sum and difference patterns)與可抑制反射波瓣的許多smart antenna 的相關研究, 再加入移相器(phase shifter)可產生大幅度的掃瞄角度,之前考量到減少體積與重 量,希望增加微波訊號源的輸出功率與效率與天線效率,於是使用特殊MEMS 技術做出 Switch, Delay line and phase shifter 來取代一些Pin Diode, Resonant Tunneling Diodes (RTD) 及 HBTs 等等[8]-[12].,用於製作相位天線陣列(Microwave and Millimeter wave Phase antenna array)。其中使用的主動天線採用特別型式微帶洩 漏波天線來達成提高天線增益,增加掃瞄角度,集中主波束功率等優點,因此本計劃 為更進步的智慧型掃瞄天線與MEMS 系統整合,我們有兩大目標: (1)雖然洩漏波天線 擁有許多優點,但天線的發射波與反射波卻受到天線本身體積與長尺寸的限制,有許 多的研究都致力於減小洩漏波天線的尺寸。我們目標預計製作出全方位三維空間掃瞄 主動天線陣列並能有效抑制反射波干擾。使用縮小洩漏波天線電路體積但能將抑制的 反射波能量作更有效率的使用,使得多餘反射能量藉由藕合形式在電路背面形成另一 發射場形。主要使用的觀念在於運用孔隙饋入的形式將多餘的反射波藕合到背面形成 另一天線發射場型,其中背面我們一開始會使用Patch 陣列天線,但在連接處加入 matching stub 使得將來能更有彈性的使用多種不同形式的天線陣列,也更會有許多不 同的效果與天線功能,其概念可如圖1。由於正面的短洩漏波天線本身藉著頻率的變化 主波束即有掃瞄的功能,我們計劃作成陣列,即會有2-D 掃瞄功能,而現在更可在背Item type:Item, 微機電技術整合金氧半場效電晶體射頻積體電路(I)(2002) ;周復芳 ;JOU CHRISTINA FOH-FO交通大學電信工程系Item type:Item, 微機電技術整合金氧半場效電晶體射頻積體電路(II)(2003) ;周復芳 ;JOU CHRISTINA FOH-FO國立交通大學電信工程學系Item type:Item, 微波寬頻振盪器和高功率高效率放大器(1995) ;周復芳 ;JOU CHRISTINA FOH-FO國立交通大學電信工程學系Item type:Item, 新型埋藏式立體射頻微機電元件與模組之研究與整合(2006) ;周復芳 ;JOU CHRISTINA FOH-FO交通大學電信工程系微機電技術在近年內迅速而蓬勃的發展,現在已經廣泛地應用在各個領域,譬如光 學、生化、射頻等等。其中為因應對無線系統日益嚴苛的要求,微機電技術在高頻領域 的應用,即射頻微機電技術,已經受到國內外各研究單位的注意,並投入許多努力進行 相關研究。本實驗室在高頻電路之設計與RFIC 上已經有多年經驗,不僅如此,在多年 以前便已經開始參與射頻微機電技術之相關研究,並且與清華大學電子所黃瑞星教授研 究群有多年與射頻微機電技術相關的合作與研究。因此,對於射頻電路與射頻微機電技 術之整合有相當豐富的經驗。而Higher Education (STINT) National Science Foundation (NSF) UC Davis Professor Luhmann (NCL)在利用MEMS 製程實行Nonlinear Delay line, Phase shifter 與 Antenna arrays 與本實驗室則有許多共同目標與豐富 的研究成果。 在今年度所提出的為一為期三年之研究計畫。在本計畫中提出一創新之方法,利用 微機電技術中之深蝕刻、物理氣相沈積、銅電鍍與等向性矽蝕刻等技術,可以形成高深 寬比的立體結構,並且將此結構埋藏於矽基板之中,藉以縮小元件體積與改善元件之特 性,除此之外,此技術亦可以用來整合主動電路與被動元件。 由初步的製程實作結果與經驗,配合三維模擬軟體HFSS 之模擬結果,證明了此計 畫之構想是合理的,並且在製程技術上是可行的。藉由本計畫之構想所發展的新型技術 模組,預計可以用來實現諸多的射頻被動元件,諸如直流阻隔器、低阻抗傳輸線、濾波 器、與相移器等等,並將其整合成單一之系統或模組。 在這三年裡,第一年將致力於發展計畫所需之製程與對元件或CMOS IC 相關之設計 參數進行模擬與研究,並並加強與University of California, Davis 的N. C. Luhmann, Jr.教授的模組整合與相互交流。第二年則將依照第一年之成果與經驗,設計與製作相 關之射頻元件,並進行高頻量測以便進一步進行參數之萃取與分析。第三年則將本研究 中之元件與其Luhmann 專長之非線性延遲線與相移電路等等進行整合,進而達到SOC (System On Chip) 的目標。詳細計劃內容與合作計畫均會在研究計畫內容中詳述。 本實驗室在近年來與此領域相關之研究成果如下,另外,CMOS IC 研究成果均 附件於實驗室研究成果中。 : (1) 製作立體小型微機電單極天線[1] (2) 製作於Parylene 薄膜上之懸浮式patch antenna[2]-[4] (3) 新型應用於SoC 系統之射頻微機電技術[5] (4) 整合射頻微機電技術與積體電路之電鍍與矽等向蝕刻製程[6] (5) 混合非線性延遲線寬頻相位天線陣列系統[7] (6) 混光學E-Band MEMS 開關陣列[8]Item type:Item, 毫米波Ka頻段接收器(1995) ;周復芳 ;JOU CHRISTINA FOH-FO國立交通大學電信工程學系本計畫主要是設計、製造及測量一工作於 Ka-band接受器(Receiver)中的三個重要部分.電路會 用Microstrip line,製造會採用Hybrid circuit technology, 而元件部分會採用MESFET,並且也會嘗試以具有 更高操作頻率,更大輸出功率的HEMT來提高Performance.此Receiver的三部分為:(1)設計製作一混 合器(Mixer),本計畫將採用一種新的Ka-band MESFET( and HEMT)resistive次諧波混合器(Subharmonic mixer)設 計.這種Mixer uses zero drain bias,比Diode mixer具有更 高的Linearity and lower intermodulation.同時它也比 Activemixer更穩定and has higher RF-LO isolation.更由 於次諧波的設計,使得LO-frequency is only half of the frequency needed to pump a fundamentalmixer,在毫米 波頻率LO power不易獲得的情況下此種設計更具吸引力;(2)設計製做一振盪器(Local oscillator, LO), 為了獲得高穩定、低相位雜訊及高共振值的好 處,本計畫將採用介電質共振器(Dielectric resonator, DRO)作為主動MESFET(and HEMT)的共振腔,並 加入一可變電容器(Varactor),藉偏壓來精確的控 制輸出頻率.此計畫預計以兩種結構來完成,並 評估那一型式將以最經濟的情況獲得最大的效 益及功能.第一種稱"雙推式"(Push-push)振盪器,其 好處是輸出端將工作於二階諧波;第二種是採 用單一MESFET(HEMT)做為主動源,後串變容二極體 做為二倍或三倍頻率倍增器.這兩種結構都將 串接"緩衝放大器"以達到輸出功率及降低"負載 拉升"的效應;(3)設計製做一個2*2雙極天線矩陣( Twin-dipole antenna array)用以Quasi-optically接收RF和LO 的能量,並用HEMT做為Mixer來放大IF信號.我們會 先解其Green's function,來得到所需的Antenna的參數 以正確決定出基板厚度,Dipole間距和Matching circuit,以減少Antenna-mixer interface的漏失.Item type:Item, 毫米波高效率固態元件陣列研究---子計畫II:毫米波混光式固態電子矩陣波源(II)(1997) ;周復芳 ;JOU CHRISTINA FOH-FO交通大學電信工程系Item type:Item, 毫米波高效率固態元件陣列研究---子計畫二:毫米波混光式固態電子矩陣波源(1996) ;周復芳 ;JOU CHRISTINA FOH-FO國立交通大學電信工程學系Item type:Item, 混光學固態掃描式主動天線陣列(1999) ;周復芳 ;JOU CHRISTINA FOH-FO交通大學電信工程系Item type:Item, 混光學固態掃描式主動天線陣列(2000) ;周復芳 ;JOU CHRISTINA FOH-FO交通大學電信工程系Item type:Item, 適用於WPAN通訊系統之晶片型主動天線設計(2009) ;周復芳 ;JOU CHRISTINA FOH-FO國立交通大學電信工程學系(所)IC整合電路,是現今CMOS製程中,極大的一個趨勢。本次為期兩年的計畫之中, 我們提出了應用在60GHz (Wireless Personal Area Network, WPAN)系統的晶片天線以及 主動天線之應用。在此分述如下: 一. 晶片天線:在歐美各國的頻率使用的規格,WPAN的頻帶之中,約有8GHz的頻帶 可以使用,可提供高於1Gbps之資料傳輸。而此頻帶應用於無線網路主要有下列特 色:(1)毫米波頻段的頻寬較寬,在同樣的頻寬之下,可以用更高速的速率進行資料 傳輸。(2)由於是毫米波,因此波長相對很短,因此天線所需要的尺寸較小。(3)由於 大氣的高衰減性,相當適合應用在短距傳輸,也降低多重路徑反射的問題。 二. 主動天線:由於60GHz頻帶在大氣中衰減得相當快,也因此,若是單只有天線,所 能接收到的信號必定相當微弱,有鑑於此,在完成第一年的計畫之後,以得到之成 果做為基礎,將單一晶片天線和電路直接做一個整合。由於共振型態天線可以視為 一個大電感,或是一個特定頻率的諧振腔,故可以用此特性,將天線架構,和振盪 器( Oscillator )或是混波器(Mixer)結合在一起。進而達到縮小整個電路的尺寸,也可 以避免掉因為要相互匹配到50Ω而需要額外的電路元件而造成功率的轉移損耗。 第一年研究計畫:以 0.18 及0.13μm CMOS 製程設計晶片天線 在CMOS製程當中,RF前端電路幾乎得已實現,唯獨天線仍無法有效的整合至IC積 體電路之中。為了能在IC得已實現的尺寸之下製作晶片天線,我們選定了60GHz頻帶, 在此頻帶中約有將近8GHz左右的頻寬是可以使用的(即WPAN系統)。而現今所能提出 來的晶片天線架構不外乎是下列幾種:單極天線[1.1],平面倒F天線[1.3],偶極天線 [1.9],曲折天線[1.10],迴圈天線[1.11]。在此,我們利用PIFA的特性,易於matching, 且頻寬較寬,並且我們是採用共平面波導的方式去饋入,接著設計天線主體的部分, 主要還是以單極天線為主體架構,然後在某些特定的地方做曲折的動作,來達到天線 尺寸縮小的目的。Item type:Item, 適用於超寬頻通訊系統與新型感知通訊之射頻前端電路設計(2007) ;周復芳 ;JOU CHRISTINA FOH-FO國立交通大學電信工程學系(所)寬頻系統是現在通訊系統的趨勢,本次為期三年的研究計畫將提出符合超寬頻(UWB)通訊與感知通訊(Cognitvie Radio)的射頻前端電路,分述如下。 一.超寬頻(UWB)系統為操作在3.1~10.6 GHz 的頻段中,即約有7.5 GHz 的頻寬。由於具有相當大的通道容量,所以UWB 在無線個人網路的應用上,能夠達到高速資料傳輸的需求(>100Mb/sec),因此這會是一個在應用上相當具有吸引力的通訊系統。在目前提出的超寬頻系統, 架構主要可分為: (a) DS-CDMA 和(b)MB-OFDM。其中MB-OFDM 的架構是將頻譜分成14 個次頻帶,而利用時間交錯方式輪流用多個次頻帶傳送符碼的主要優點,在於UWB 系統可以傳送同樣的平均功率並且瞬間處理頻寬較小(528 MHz),如此可以增加頻譜的使用彈性和其他無線通訊系統的相容性,並同時降低功率消耗及成本。所以MB-OFDM UWB將為本計劃所探討的架構。 二.另外,依據聯邦通訊委員會(FCC)[0-1],隨著時間與位置的變化,以分配的頻譜的使用率介於15%至85%之間,如圖0-1.隨著通訊服務的巨幅增加,現今有限的頻譜已經不敷使用.所以能夠更有效運用頻譜的感知通訊技術(cognitiv radio)[0-2],[0-3] ,在最近被提出以有效解決上述問題。 圖0-1 Spectrum utilization 此動態頻譜存取的技術(Dynamic Spectrum Access Networks),也就是感知通訊(cognitive radio),會透過異質網路(heterogeneous wireless architectures)與動態的頻譜存取技術來提供移動中的使用者(mobile users)很寬頻的服務.而所謂動態頻譜技術即是在不影響已分配頻段(licensed band)的使用者前提下,機會性的在此頻譜作存取的動作.如圖0-2所示,也就是在不同時間下,系統會在寬頻的頻譜內偵測到低使用率的頻段進行利用。 圖0-2 動態存取示意圖 由於感知通訊(cognitive radio)的收發機架構裡基頻( baseband )的電路架構與現在的收發基架構類似,所以其收發機重點在於前端電路的設計,因為前端電路須能在寬 頻下將操作頻段操作至任何所需要的頻譜位置.所以感知通訊(Cognitive Radio)的系統會需要寬頻低雜訊放大器與寬頻混波器。 第ㄧ年研究計畫:以0.18um CMOS製程設計多頻帶之頻率合成器(Multi-Band Frequency Synthesizer) 應用在MB-OFDM UWB傳輸架構的頻率合成器,必須具有非常快速的切換時間(<9.5ns),以及在3~10 GHz 附近都能有好的相位雜訊表現(<-86.5 dBc/Hz @ 1MHz) [1-1],所以傳統頻率合成器必須加以修改以符合此系統之需求。目前在已提出的架構中,頻率合成器的實現可分為三種形式: Type 1-利用多個頻率合成器並聯在一起,每個頻率合成器各自產生所需要的頻 率[1-2],[1-3]。 Type 2-利用一個包含多頻帶壓控震盪器的頻率合成器來產生每個頻帶需要的 頻率[1-4],[1-5]。 Type 3(第一年研究計畫提案:)-頻率合成器產生某一特定頻率後,再利用多個混波器和濾波器來產生各個頻率[1-6~1-9]。 由於Type1中的架構有著較高的面積和功率消耗,因此本計畫中將不考慮Type 1 這種架構,只對Type 2 和Type 3 分別進行探討分析其優缺點。 在Type 2 的架構下,頻率合成器幾乎可以用傳統的鎖相迴路來實現,不過 在壓控震盪器的部份必須能是多頻帶的輸出,而且為了達到9.5 ns 內的切換時 間,必須得有很高的參考頻率以及用到兩個鎖相迴路來提供夠快的鎖定時間。不 過這架構的最大優點在於不需要利用混波器來產生多頻帶輸出,可以節省面積和 功率,並且消除混波器產生的spurious noise。由於[1-4]中提出的架構依然有著功率消耗過大的問題,因此本實驗室對此缺點提出改良的架構,如Fig.0-3所示,並將發表在Progress in Electromagnetics Research Symposium( PIERS2007 ) [1-5]使得整個電路更能有效率利用每個block。 Figure.0-3 第ㄧ年的計畫中,基於在Type 3 的架構下,由頻率合成器產生一特定頻率後,再利用混波器和濾波器產生各個頻率,如Fig.0-4所示。由8448 MHz VCO 設計為起點,利用除二電路與混波器分別達成6336 MHz、4224 MHz 與2112 MHz 的頻率輸出,再經過Switch決定某一特定頻率輸出,而外加較低頻訊號(264 MHz、792 MHz、1320 MHz 與1848 MHz)也由另一Switch 決定另外一特定頻率輸出,最後經由混波器與High-pass filter 即可得到其中一個頻帶的LO 信號,Fig.0-5所示。此架構優點在於只需一個頻率合成器,即可達到全頻帶輸出,因此有更低的功率消耗。並且頻率切換時間只跟Switch 有關,在現今製程中的選擇器切換時間大都小於1 ns的情況下,此頻率合成器不會有來不及完成頻率切換的問題。Item type:Item, 適用於超寬頻通訊系統與新型感知通訊之射頻前端電路設計(2008) ;周復芳 ;JOU CHRISTINA FOH-FO國立交通大學電信工程學系(所)寬頻系統是現在通訊系統的趨勢,本次為期三年的研究計畫將提出符合超寬頻(UWB)通訊與感知通訊(Cognitvie Radio)的射頻前端電路,分述如下。 一.超寬頻(UWB)系統為操作在3.1~10.6 GHz 的頻段中,即約有7.5 GHz 的頻寬。由於具有相當大的通道容量,所以UWB 在無線個人網路的應用上,能夠達到高速資料傳輸的需求(>100Mb/sec),因此這會是一個在應用上相當具有吸引力的通訊系統。在目前提出的超寬頻系統, 架構主要可分為: (a) DS-CDMA 和(b)MB-OFDM。其中MB-OFDM 的架構是將頻譜分成14 個次頻帶,而利用時間交錯方式輪流用多個次頻帶傳送符碼的主要優點,在於UWB 系統可以傳送同樣的平均功率並且瞬間處理頻寬較小(528 MHz),如此可以增加頻譜的使用彈性和其他無線通訊系統的相容性,並同時降低功率消耗及成本。所以MB-OFDM UWB將為本計劃所探討的架構。 二.另外,依據聯邦通訊委員會(FCC)[0-1],隨著時間與位置的變化,以分配的頻譜的使用率介於15%至85%之間,如圖0-1.隨著通訊服務的巨幅增加,現今有限的頻譜已經不敷使用.所以能夠更有效運用頻譜的感知通訊技術(cognitiv radio)[0-2],[0-3] ,在最近被提出以有效解決上述問題。 圖0-1 Spectrum utilization 此動態頻譜存取的技術(Dynamic Spectrum Access Networks),也就是感知通訊(cognitive radio),會透過異質網路(heterogeneous wireless architectures)與動態的頻譜存取技術來提供移動中的使用者(mobile users)很寬頻的服務.而所謂動態頻譜技術即是在不影響已分配頻段(licensed band)的使用者前提下,機會性的在此頻譜作存取的動作.如圖0-2所示,也就是在不同時間下,系統會在寬頻的頻譜內偵測到低使用率的頻段進行利用。 圖0-2 動態存取示意圖 由於感知通訊(cognitive radio)的收發機架構裡基頻( baseband )的電路架構與現在的收發基架構類似,所以其收發機重點在於前端電路的設計,因為前端電路須能在寬 頻下將操作頻段操作至任何所需要的頻譜位置.所以感知通訊(Cognitive Radio)的系統會需要寬頻低雜訊放大器與寬頻混波器。 第ㄧ年研究計畫:以0.18um CMOS製程設計多頻帶之頻率合成器(Multi-Band Frequency Synthesizer) 應用在MB-OFDM UWB傳輸架構的頻率合成器,必須具有非常快速的切換時間(<9.5ns),以及在3~10 GHz 附近都能有好的相位雜訊表現(<-86.5 dBc/Hz @ 1MHz) [1-1],所以傳統頻率合成器必須加以修改以符合此系統之需求。目前在已提出的架構中,頻率合成器的實現可分為三種形式: Type 1-利用多個頻率合成器並聯在一起,每個頻率合成器各自產生所需要的頻 率[1-2],[1-3]。 Type 2-利用一個包含多頻帶壓控震盪器的頻率合成器來產生每個頻帶需要的 頻率[1-4],[1-5]。 Type 3(第二年研究計畫提案:)-頻率合成器產生某一特定頻率後,再利用多個混波器和濾波器來產生各個頻率[1-6~1-9]。 由於Type1中的架構有著較高的面積和功率消耗,因此本計畫中將不考慮Type 1 這種架構,只對Type 2 和Type 3 分別進行探討分析其優缺點。 在Type 2 的架構下,頻率合成器幾乎可以用傳統的鎖相迴路來實現,不過 在壓控震盪器的部份必須能是多頻帶的輸出,而且為了達到9.5 ns 內的切換時 間,必須得有很高的參考頻率以及用到兩個鎖相迴路來提供夠快的鎖定時間。不 過這架構的最大優點在於不需要利用混波器來產生多頻帶輸出,可以節省面積和 功率,並且消除混波器產生的spurious noise。由於[1-4]中提出的架構依然有著功率消耗過大的問題,因此本實驗室對此缺點提出改良的架構,如Fig.0-3所示,並將發表在Progress in Electromagnetics Research Symposium( PIERS2007 ) [1-5]使得整個電路更能有效率利用每個block。 Figure.0-3 第ㄧ年的計畫中,基於在Type 3 的架構下,由頻率合成器產生一特定頻率後,再利用混波器和濾波器產生各個頻率,如Fig.0-4所示。由8448 MHz VCO 設計為起點,利用除二電路與混波器分別達成6336 MHz、4224 MHz 與2112 MHz 的頻率輸出,再經過Switch決定某一特定頻率輸出,而外加較低頻訊號(264 MHz、792 MHz、1320 MHz 與1848 MHz)也由另一Switch 決定另外一特定頻率輸出,最後經由混波器與High-pass filter 即可得到其中一個頻帶的LO 信號,Fig.0-5所示。此架構優點在於只需一個頻率合成器,即可達到全頻帶輸出,因此有更低的功率消耗。並且頻率切換時間只跟Switch 有關,在現今製程中的選擇器切換時間大都小於1 ns的情況下,此頻率合成器不會有來不及完成頻率切換的問題。 Figure.0-4 Figure.0-5 第二年研究計畫:微機電製程研究與實現微機電開關以符合未來寬頻感知通訊( Cognitive Radio)系統的需求。 MEMS Antenna:傳統單極天線如果要增加頻寬需要擴大天線的寬度。在1990年時,Nair提出一寬頻微帶天線[2-4] ,其利用耦合形式產生電容效應以達到寬頻的效果,但如果將這類方法運用在單極天線上,會因天線本體下方無接地面而大大減少了耦合效應,因此我們再結合MEMS技術設計3-D架構之天線,此技術主要將天線元件間蝕刻以產生的凹型槽孔,並在深凹槽內電鍍銅金屬,以增加元件與元件間的耦合效應,如此不僅能避免增加天線的面積,亦能提升天線的阻抗頻寬. 第三年研究計畫:以0.18um CMOS製程並以新穎的阻抗匹配方式設計 寬頻低雜訊放大器(Broadband LNA)與寬頻混波器(Broadband Mixer)以符合未來寬頻感知通訊(Cognitive Radio)系統的需求。 1.寬頻低雜訊放大器(Broadband LNA):在3-15GHz提供20dB的順向增益 (Gain),-20dB的返回損失(Return Loss), 與3dB的雜訊指數(NF). 2.寬頻混波器(Broadband Mixer):在3-15GHz提供10dB轉換增益(Conversion Gain),IIP3約3dB,功率消耗(Power)約10mW,雜訊指數(NF)約7dB. 在這第三年的計畫,文獻[3-6]中,提出利用電容與電阻性的負載,如下圖所示, 可以達成寬頻的匹配,而不需要在輸入端加上複雜的被動匹配網路,因此可在寬頻的狀況下達到很低的雜訊指數。但此方式的匹配往往需要大面積的電晶體且在汲極端會需要串聯大電感作為直流路徑同時作為Rf Choke,基於此原因我們使用Current reuse組態以降低功率損耗,並避免使用大電感。所以我們提出如圖3-28的架構:適當設計負載的被動網路,預期可達到寬頻輸入阻抗匹配,同時達到寬頻低雜訊的要求。 圖3-28 第三年計畫LNA 圖4-9為我們第三年計畫的第二個電路,我們亦將此概念應用在混波器的轉倒級(conductance stage),所以混波器可省略複雜的被動匹配網路,使得寬頻狀況下達到低雜訊指數,同時利用此Current reuse架構降低功率損耗與增加線性度,並利用源極退化( Soucre Degeneration)的觀念進一步增加線性度。 圖4-9. 第三年計畫Mixer [0-1] FCC, ET Docket No 03-222 Notice of proposed rule making and order, December 2003. [0-2] DARPA XG WG, The XG Architectural Framework V1.0, 2003. [0-3] DARPA XG WG, The XG Vision RFC V1.0, 2003. [1-1] C. Mishra, A. Valdes-Garcia, F. Bahmani, A. Batra, E. Sanchez-Sinencio, J. Silva-Martinez,“Frequency Planning and Synthesizer Architectures for Multiband OFDM UWB Radios,” IEEE Transactions on Microwave Theory and Techniques : Accepted for future publication, Volume PP, Issue 99, 2005 [1-2] B. Razavi, T. Aytur, F.-R. Yang, R.-H. Yan, H.-C. Kang, C.-C. Hsu, and C.-C. Lee, “A 0.13 um CMOS UWB transceiver,” IEEE Int. Solid-State Circuits Conf. Tech. Dig., Feb. 2005. [1-3] A. Medi and W. Namgoong, “A fully integrated multi-output CMOS frequency synthesizer for channelized receiver,” Proc. IEEE Int. System-on-Chip Conf., Sep. 2003 [1-4] T. Geum-Young, H. Seok-Bong, K. Tae Young, C. Byoung Gun, P. Seong Su, “A 6.3-9-GHz CMOS fast settling PLL for MB-OFDM UWB applications,” IEEE J. Solid-State Circuits, Volume 40, Issue 8, Aug. 2005 [1-5] Shih-Hao Tarng, Yu-Ching Tsai and Christina. F. Jou, “A Fully-Integrated,Low Power, Fast-Locking, Integer-N Frequency Synthesizer for MB-OFDM UWB System,” to be published inPIERS 2007 [1-6] D. Leenaerts, R. van de Beek, G. van der Weide, J. Bergervoet, K. S. Harish, H. Waite, Y. Zhang, C. Razzell, and R. Roovers, “A SiGe BiCMOS 1 ns fast hopping frequency synthesizer for UWB radio,” IEEE Int. Solid-State Circuits Conf. Tech. Dig., Feb. 2005. [1-7] J. Lee and D. Chiu, “A 7-band 3–8 GHz frequency synthesizer with 1 ns band-switching time in 0.18 um CMOS technology,” IEEE Int. Solid-State Circuits Conf. Tech. Dig., Feb. 2005. [1-8] Lawrence Williams, Daniel Wu, Eldon Staggs, Albert Yen, “Ultra-Wideband Radio Design for Multi-band OFDM 480 Mb/s Wireless USB,” DesignCon 2005. [1-9] Sandner, C., Wiesbauer, A., “ A 3GHz to 7GHz fast-hopping frequency synthesizer for UWB,” Ultra Wideband Systems, 2004. Joint with Conference on Ultrawideband Systems and Technologies. Joint UWBST & IWUWBS. 2004 International Workshop on 18-21 May 2004 Page(s):405 - 409 Digital Object Identifier 10.1109/UWBST.2004.1321005 [2-4] C. K. Aanadan, P. Mohanan, and K. G. Nair, “Broad-band gap coupled microstrip antenna,” IEEE Transactions on Antenna and Propagation, Vol. 38, No. 10, Oct. 1990. [3-6] Wide-Band Matched LNA Design Using Transistor's Intrinsic Gate–Drain Capacitor