Browsing by Author "JOU JING-YANG"
Now showing 1 - 20 of 41
- Results Per Page
- Sort Options
Item type:Item, SOC系統整合設計驗證及測試環境建置(2003)Item type:Item, 交大電子系周景揚教授參加國際標準組織會議(2000)Item type:Item, 低功率超大型積體電路與電腦輔助設計之研究---子計畫二：滲合不同電壓設計方式的低功率設計以及電腦輔助設計之研究(1996)Item type:Item, 使用60GHz之室內十億級位元傳輸率之無線基頻傳收機---子計畫三：針對通訊數位訊號處理器之電子系統層級驗証與合成環境(I)(2008)Item type:Item, 使用60GHz之室內十億級位元傳輸率之無線基頻傳收機---子計畫三：針對通訊數位訊號處理器之電子系統層級驗証與合成環境(II)(2009)Item type:Item, 使用60GHz之室內十億級位元傳輸率之無線基頻傳收機---子計畫三：針對通訊數位訊號處理器之電子系統層級驗証與合成環境(III)(2010)Item type:Item, 出席1999年國際工程教育會議(2000)Item type:Item, 單晶片寬頻無線通訊系統設計技術之研究---子計畫IV:單晶片系統上佈局驅動的資料路徑編譯器之研究(2001)Item type:Item, 單晶片系統之電腦輔助設計研究(2000)Item type:Item, 單晶片系統之電腦輔助設計研究(II)(2000)Item type:Item, 單晶片系統之電腦輔助設計研究(III)(2001)Item type:Item, 單晶片系統驗證之核心技術開發---子計畫二：針對單晶片系統界面協定之驗證(II)(2006)Item type:Item, 單晶片系統驗證之核心技術開發---子計畫二：針對單晶片系統界面協定之驗證(III)(2007)Item type:Item, 單晶片系統驗證之核心技術開發---總計畫(II)(2006)Item type:Item, 單晶片系統驗證之核心技術開發---總計畫(III)(2007)Item type:Item, 單晶片系統驗證之核心技術開發-子計畫二：針對單晶片系統界面協定之驗證(I)(2005)Item type:Item, 單晶片系統驗證之核心技術開發-總計畫(I)(2005)Item type:Item, 在多核心架構上考慮效能與功耗問題的系統設計方法(2012)Item type:Item, 多媒體系統晶片設計技術之研究---子計畫V：系統晶片上系統驗證之研究(I)(1999)Item type:Item, 多媒體系統晶片設計技術之究---子計畫V：系統晶片上系統驗證之研究(II)(2000)