Browsing by Author "JOU SHYH-JYE"

Now showing 1 - 20 of 22

以系統晶片技術實現數位電視廣播接收器並建立其設計平台---子計畫四：數位電視廣播接收器之數位解調與同步設計及其平台與晶片製作(III)
(2006)
周世傑
;
JOU SHYH-JYE
;
交通大學電子工程系
使用60GHz之室內十億級位元傳輸率之無線基頻傳收機---子計畫五：室內無線十億級傳輸率之基頻傳收機與低功率設計技術(I)
(2008)
周世傑
;
JOU SHYH-JYE
;
國立交通大學電子工程學系及電子研究所
具有十億級資料傳送速度的無線通信設備已經成為下一世代的研究主流，以因應高品質影音及高速資料傳送應用的到來。802.15.3c 所採用的毫米波位於60GHz 的頻帶，因此可以因應在室內十億級位元傳輸率之個人無線區域網的高速應用。60GHz 之室內十億級位元傳輸率之無線基頻傳收機其中的挑戰是在其天線及前端高頻電路設計以及 DSP 之補償技術。在基頻部份的挑戰為設計十億級位元之通道編碼、通道估計、同步等部份，這對於比較複雜的演算法而言，必需利用平行化電路架構來完成。本計畫最大之挑戰在高速及低功率及SC 及OFDM 雙模之共用。本計畫在技術研發上有三個大目標:1.同步及通道估計子系統之硬體架構及實現;2. 通道編碼之硬體架構及實現;3.高速及低功率之設計技術與流程建立。計畫預期成果為通道估計與同步子系統、通道編碼子系統、SOC 系統整合之模擬、設計與製作(和子計畫 2,3,4 合作)以及 802.15.3c 設計平台之完成(和子計畫1,2,3,4,5 合作)
使用60GHz之室內十億級位元傳輸率之無線基頻傳收機---子計畫五：室內無線十億級傳輸率之基頻傳收機與低功率設計技術(II)
(2009)
周世傑
;
JOU SHYH-JYE
;
國立交通大學電子工程學系及電子研究所
使用60GHz之室內十億級位元傳輸率之無線基頻傳收機---子計畫五：室內無線十億級傳輸率之基頻傳收機與低功率設計技術(III)
(2010)
周世傑
;
JOU SHYH-JYE
;
國立交通大學電子工程學系及電子研究所
使用60GHz之室內十億級位元傳輸率之無線基頻傳收機---總計畫(I)
(2008)
周世傑
;
JOU SHYH-JYE
;
國立交通大學電子工程學系及電子研究所
本計畫目標在於開發前瞻之室內億級位元傳輸率基頻傳收機之SOC 設計技術及相關之關鍵性智產平台與設計法則。計畫擬以在制定中適用於室內億級位元傳輸率之無線基頻傳收機作為技術開發之載具，並將設計延伸至無線高解析多媒體影音介面(Wireless High Definition Multimedia Interface, WirelessHDMI)應用，以設計出相關標準之室內億級位元傳輸率之無線基頻傳收機之關鍵IP 及系統晶片。計畫目標是發展下列關鍵技術包括： 1. 室內億級位元傳輸率之無線基頻傳收機及延伸至 WirelessHDMI 基頻傳收機之系統設計及效能評估。 2. 室內億級位元傳輸率之無線基頻傳收機之高性能、低功率之關鍵軟／硬矽智財設計，如前端數位重取樣IP，符號同步IP，通道預估IP，載波同步IP，FFT／ IFFT IP，LDPC 編解碼IP，空間—時間解碼IP 等… 3. 多核心及加速數器和平台設計及其在基頻數位信號處理之運算。 4. 前瞻電子層級之合成設計與驗證及系統評估。 5. SOC 整合設計與驗證流程發展。這些技術分在五個子計畫與總計畫執行，於三年中研發完成。第一年完成各功能方塊之基頻訊號處理演算法之C (System C)與Matlab 設計及規格訂定，並建立設計與系統平台與驗證環境，同時開始進行最上層之各功能方塊IP 之C (System C)與Matlab 系統整合設計。第二年除了完成第一版各關鍵IP 之FPGA 及ASIC 設計及驗證，並利用多核心平台環境完成評估與系統驗證，並且我們會以第一年基頻傳收機之成果繼續作更進階之系統規格發展與增進，藉以持續改進設計平台之效能。第三年除了改進前一年之IP 設計外將配合多核心平台和本計畫研發的IPs，作系統雛型驗證與展示。最後也將以所設計之適用於無線高解析多媒體影音介面之室內億級位元傳輸率之無線基頻傳收機之各種規格嘗試作多模式之雛型與展示。
使用60GHz之室內十億級位元傳輸率之無線基頻傳收機---總計畫(II)
(2009)
周世傑
;
JOU SHYH-JYE
;
國立交通大學電子工程學系及電子研究所
使用60GHz之室內十億級位元傳輸率之無線基頻傳收機---總計畫(III)
(2010)
周世傑
;
JOU SHYH-JYE
;
國立交通大學電子工程學系及電子研究所
助聽器晶片及系統---子計畫三：助聽器低功率數位電路及SoC整合(I)
(2007)
周世傑
;
JOU SHYH-JYE
;
國立交通大學電子工程學系及電子研究所
本群計劃將設計並實現一個能放置於耳道內（CIC/ITC, Completely-in-Canal/In-the-Canal）的助聽器系統。本計畫所設計的電路皆會以 90 nm 的CMOS 製作成晶片且加以量測，最後並整合於單一晶片上。以 1 V 電池操作，整體消耗功率不得超過 1 mW。「子計畫三」則是發展所需的低功率的數位電路與設計方法。目前助聽器系統之聲音訊號處理以數位方式的處理為未來的主流，因為數位式的設計比較具有可程式性（Programmable）及適應性（Adaptive）。而且在非高速運算之系統，數位式電路從積體電路製程發展得到的好處遠大於類比式電路。此外，因應助聽器系統之滿意度偏低，本計畫在華語語音與聲音處理上和子計畫一及二合作，儘量朝提高舒適性，個性化及環境(Ambient)適應性等提出各項系統與硬體解決方案。此外助聽器因其微小化裝置之需求，低功率為其最重要之電性指標之一，故其亦為低電壓/低功率(LV/LP)之系統架構與電路設計技術的絕佳測試平台，所以在此計畫中，針對90nm 之製程亦全面將數位之LV/LP 技術實現，並整合與帶領此總計畫之數位部分，以功率與運算比及功率/聲音效能比（效能指標:performance index）為本計畫在數位硬體與聲音信號處理之晶片效能指標（chip performance index, CPI）。內嵌式非揮發性及揮發性記憶體為目前及未來 SoC 之關鍵技術，此在生醫產品中亦然，發展 LV/LP 之內嵌式記憶體亦為急迫之項目。本計畫以內嵌式數位信號處理平台，發展各式低功率聽覺信號處理演算法架構與數位電路設計。本子計畫主要項目有（1）低功率數位電路模組：設計支援數位信號處理之各式基本邏輯及細胞元，並建立低功率設計流程來達到低功率之目標；（2）可重組式濾波/降頻/升頻與補償模組：支援各式頻譜帶語音校正、壓縮與補償，頻段約為100HZ 至10kHz；（3）時脈電路模組與電路：依據現時語音信號處理之複雜度動態調整時脈；（4）低功率內嵌式記憶體模組：數位信號處理器核心，硬體加速器及I/O 所需之內嵌式記憶體（5）華語與環境因素信號處理硬體。預期研發的技術成果有：(1). 助聽器系統發展平台。(2). 超低功率/電壓 SoC 設計技術與流程。(3).人類聽覺模型以及華語語音訊號處理技術之硬體架構。(4). 揮發性/非揮發性低功率內嵌式記憶體模組.
助聽器晶片及系統---子計畫三：助聽器低功率數位電路及SoC整合(II)
(2008)
周世傑
;
JOU SHYH-JYE
;
國立交通大學電子工程學系及電子研究所
助聽器晶片及系統---子計畫三：助聽器低功率數位電路及SoC整合(III)
(2009)
周世傑
;
JOU SHYH-JYE
;
國立交通大學電子工程學系及電子研究所
應用於行動無線都會網路基頻傳收機系統晶片之核心技術開發---子計畫三：應用於行動無線都會網路之通道編解碼及低功率核心技術發展(II)
(2006)
周世傑
;
JOU SHYH-JYE
;
交通大學電子工程系
應用於行動無線都會網路基頻傳收機系統晶片之核心技術開發---子計畫三：應用於行動無線都會網路之通道編解碼及低功率核心技術發展(III)
(2007)
周世傑
;
JOU SHYH-JYE
;
國立交通大學電子工程學系及電子研究所
應用於行動無線都會網路基頻傳收機系統晶片之核心技術開發---總計畫(II)
(2006)
周世傑
;
JOU SHYH-JYE
;
交通大學電子工程系
應用於行動無線都會網路基頻傳收機系統晶片之核心技術開發---總計畫(III)
(2007)
周世傑
;
JOU SHYH-JYE
;
國立交通大學電子工程學系及電子研究所
智慧型眼鏡助聽器---子計畫二：影像輔助語音處理
(2015)
周世傑
;
JOU SHYH-JYE
;
國立交通大學電子工程學系及電子研究所
本群計畫將設計並實現一個智慧型眼鏡助聽器。「子計畫二」發展所需的語音訊號處理加速器設計與利用智慧型眼鏡提供的影像資訊來輔助語音處理加速器設計。語音訊號處理會利用聽覺特性和語音特性發展回音消除、語音偵測、雜訊抑制、動態壓縮演算法，並藉由影像的輔助來加強語音偵測及雜訊抑制。目前助聽器系統之語音訊號處理以數位方式的處理為主流再加上本計畫將發展高階助聽器所需之智慧功能，數位式的設計比較具有可程式性（Programmable）及適應性（Adaptive）。因應助聽器系統之滿意度偏低，本計畫在華語語音與聲音處理上及近身網路系統上和子計畫一合作，儘量朝提高舒適性，個性化及環境(Ambient)適應性等智慧功能提出各項系統解決方案。本計畫所設計的電路皆會以 90 nm的CMOS製程(含driver, mixed-signal 及數位)整合為一個系統晶片。以1V 電池操作，內部採動態電壓及頻率變動(Dynamic-Voltage-Frequency-Scale)，整體消耗功率不得超過 1 mW。此規格將比現有之規格更省3 倍以上之功率消耗。助聽器因其微小化裝置之需求，低功率為其最重要之電性指標之一，故其亦為低電壓/低功率(LV/LP)之系統架構與電路設計技術的絕佳測試平台，所以在此計畫中，針對 90nm 之製程亦全面將數位及內嵌式SRAM 之LV/LP 技術實現，並整合與帶領此總計畫之數位部分，以功率與運算比及功率/聲音效能比（效能指標:Performance Index）為本計畫在數位硬體與語音信號處理之晶片效能指標（Chip Performance Index, CPI）。另外在整合類比，微機電上亦以整體之系統功率為考量。本計畫以內嵌式數位信號處理平台，發展各式低功率聽覺信號處理演算法架構與數位電路設計。本子計畫項目有：(1) 語音處理加速器設計：能夠即時處理語音的回音消除、雜訊抑制與動態壓縮；(2) 影像輔助語音處理加速器設計。預期研發的技術成果有：智慧型眼鏡助聽器發展平台，高精準度的語音偵測技術，人類聽覺模型以及華語語音訊號處理技術，影像輔助之語音訊號處理技術及超低功率/電壓 SoC 設計技術與流程。
智慧型眼鏡助聽器---子計畫二：影像輔助語音處理
(2016)
周世傑
;
JOU SHYH-JYE
;
國立交通大學電子工程學系及電子研究所
智慧型眼鏡助聽器---子計畫二：影像輔助語音處理
(2014)
周世傑
;
JOU SHYH-JYE
;
國立交通大學電子工程學系及電子研究所
次世代智慧室內無線五十億級位元傳輸率之基頻傳收機技術應用與隨機運算IP---總計畫暨子計畫五：次世代室內無線五十億位元傳輸率之基頻傳收機及其隨機信號處理模組( III )
(2013)
周世傑
;
JOU SHYH-JYE
;
國立交通大學電子工程學系及電子研究所
次世代智慧室內無線五十億級位元傳輸率之基頻傳收機技術應用與隨機運算IP-子計畫五：次世代室內無線五十億位元傳輸率之基頻傳收機及其隨機信號處理模組( I )
(2011)
周世傑
;
JOU SHYH-JYE
;
國立交通大學電子工程學系及電子研究所
由於高品質多媒體的應用與傳輸需求，室內億級資料無線傳輸接收機將成為次世代的主流。對於 5Gbps 以上資料無線傳輸目前尚有許多挑戰，而且關鍵技術也尚待發展：(1) 高規格的高頻元件(60 GHz 上下)，若使用CMOS 製程，製造不易且成本很高。因此，如果用數位訊號處理技術補償高頻元件的非理想性(包括相位雜訊與I/Q 不平衡等)，將能在晶片成本上得到相當大的好處。(2) 在802.15.3c 及 802.11ad 兩種規格中，皆要求OFDM 和SC 兩種模式。因此，發展針對面積及功耗最佳化的雙模式架構為一大挑戰。(3) 基頻電路必須工作在非常高的時脈 (約500MHz，實際時脈依平行化的程度而定)。因此，演算法與硬體架構必須密切配合，在平行化的同時降低功耗。(4) 先進製程操作在高速的狀況下，PVT 變異將使電路本身的運作有著類似隨機的錯誤行為。為使此隨機錯誤行為符合通訊行為要求，每個模組必須考慮本身的隨機運算錯誤行為，使其符合系統的SNR 與BER 要求並進一步降低功耗。根據先前室內無線基頻系統的研究成果，次世代億級(超過5Gbps)基頻傳輸接收機的主要目標為： (1) 考慮高頻(60 GHz RF) / 類比前段相位雜訊、I/Q 不平衡及非線性類比數位轉換器之等化誤差，以數位訊號處理技術補償、更正，藉此改善非理想效應並提高SNR。(2) 以802.15.3c 及802.11ad 兩系統規格為測試平台，發展資料傳輸速率大於5Gbps 且可手持之次世代室內無線接收機系統單晶片目標功率為1W 以下。(3) 發展可用於使用奈米級CMOS 製程的高速通訊基頻之隨機DSP 模組。
次世代智慧室內無線五十億級位元傳輸率之基頻傳收機技術應用與隨機運算IP-總計畫( I )
(2011)
周世傑
;
JOU SHYH-JYE
;
國立交通大學電子工程學系及電子研究所
本計畫目標在於開發次世代智慧室內無線五十億級位元傳輸率之基頻傳收機技術應用與隨機運算IP 前瞻之室內億級位元傳輸率基頻傳收機之SOC 設計技術及相關之關鍵性智產平台與設計法則。計畫將以802.15.3c/802.11.ad 之57~64GHz 的免執照頻帶及802.11.ac 為測試平台並發展次世代智慧型室內無線區域網路關鍵系統技術與系統。每個模組必須考慮本身的隨機運算(Stochastic Computing)錯誤行為，使其符合系統的SNR 與BER 要求並進一步降低功耗。計畫目標是發展下列關鍵技術： (1) 次世代智慧型室內無線區域網路關鍵系統技術之研發。 (2) 次世代室內無線五十億位元傳輸率之基頻傳收機SOC。 (3) 針對通訊數位訊號處理器從功能單元層級到系統層級之可靠性驅策的隨機性合成技術。 (4) 適用於十億位元以上之前瞻頻域多模無線處理器架構研究。 (5) 隨機信號處理模組與具可變長度延遲資料路徑的高效能隨機ASIP 處理器設計。 (6) 前瞻無線寬頻多模、具五十億級位元以上接收功能之綠能基頻訊號編解碼器研究設計。這些技術分在 6 個子計畫與總計畫執行，於三年中研發完成。最後也將以所設計之室內五十億級位元傳輸率之無線基頻傳收機之各種規格作多模式之雛型與應用展示。