Browsing by Author "LIN HORNG-CHIH"

Now showing 1 - 16 of 16

METHOD FOR FABRICATING THIN-FILM TRANSISTOR
(2014-12-04)
LIN HORNG-CHIH
;
LYU RONG-JHE
A method for fabricating a thin-film transistor is disclosed. Firstly, a patterned dielectric mask structure with a bottom thereof having a gate dielectric layer is formed on a gate-stacked structure so that the gate dielectric layer covers a gate of the gate-stacked structure. Top surface of the patterned dielectric mask structure has at least two openings. A semiconductor layer is formed on the gate-stacked structure via the openings by a sputtering method. The semiconductor layer comprises a channel above the gate, a source and a drain below the openings. The channel has a thickness which sequentially decreases from edge to center.
具有形變通道之互補式金氧半電晶體載子穿輸與可靠性分析
(2006)
林鴻志
;
LIN HORNG-CHIH
;
交通大學電子工程系
本計畫是探討局部(單軸)形變矽通道之金氧半元件製作與特性分析，NMOSFET局部形變是以利用LPCVD沉積氮化矽產生伸張應力，而PMOSFET則是利用PECVD沉積具有壓縮應力氮化矽，以及利用矽鍺磊晶源汲極產生壓縮應力。另外，本計畫將利用F-N與直接穿透電流探討應力導致能階窄化的效應。本計畫也將探討形變應力對移動率，載子通道背向散射的影響，熱載子效應以及負偏壓溫度不穩定性分析；此外，氮化矽之沉積條件與成份、高溫引致的形變釋放、矽鍺金屬矽化反應、矽鍺內摻質擴散率的改變、矽鍺源汲極漏電流的分析，製程分析問題與載子移動率的關係，亦涵蓋在計畫的研究內。
應用於三維邏輯電路與非揮發性記憶體之先進奈米線技術
(2011)
林鴻志
;
LIN HORNG-CHIH
;
國立交通大學電子工程學系及電子研究所
在本專題計畫中，我們提出數種自行構思與發展的新穎奈米線元件結構，包括有：獨立雙閘，環繞閘與懸浮式奈米線元件，並開發相關的製程技術。雙閘與環繞閘結構的開發主要目標在於探索非揮發記憶體在低電壓下進行高效率的寫入/抹除動作，並具有良好的資料保存時間，藉由製程的改良也能完成奈米線反相器與環狀震盪器，而懸浮奈米線閘極元件更是只需兩次微影步驟便能製作出具垂直通道的電晶體。同時在此計畫中將進行具有高載子遷移率之鍺奈米線的開發和分析，並可與矽奈米線整合成高性能之互補式金氧半電晶體元件。由於多晶矽或鍺的低溫化製程特色，上述的元件結構可以三維堆疊的方式整合於高性能之互補式金氧半電晶體元件電路上，完成所謂的三維整合晶片。本研究計畫所提出與開發之新穎奈米線電子元件結構與製造技術，相信在可量產和再現性高之訴求下，可達成高記憶容量、低電壓操控、高性能、及高可靠度之要求，並進一步應用於相關領域和產品，以因應多元化奈米電子應用紀元的來臨。
應用於三維邏輯電路與非揮發性記憶體之先進奈米線技術
(2012)
林鴻志
;
LIN HORNG-CHIH
;
國立交通大學電子工程學系及電子研究所
在本專題計畫中，我們提出數種自行構思與發展的新穎奈米線元件結構，包括有：獨立雙閘，環繞閘與懸浮式奈米線元件，並開發相關的製程技術。雙閘與環繞閘結構的開發主要目標在於探索非揮發記憶體在低電壓下進行高效率的寫入/抹除動作，並具有良好的資料保存時間，藉由製程的改良也能完成奈米線反相器與環狀震盪器，而懸浮奈米線閘極元件更是只需兩次微影步驟便能製作出具垂直通道的電晶體。同時在此計畫中將進行具有高載子遷移率之鍺奈米線的開發和分析，並可與矽奈米線整合成高性能之互補式金氧半電晶體元件。由於多晶矽或鍺的低溫化製程特色，上述的元件結構可以三維堆疊的方式整合於高性能之互補式金氧半電晶體元件電路上，完成所謂的三維整合晶片。本研究計畫所提出與開發之新穎奈米線電子元件結構與製造技術，相信在可量產和再現性高之訴求下，可達成高記憶容量、低電壓操控、高性能、及高可靠度之要求，並進一步應用於相關領域和產品，以因應多元化奈米電子應用紀元的來臨。
應用於三維邏輯電路與非揮發性記憶體之先進奈米線技術
(2010)
林鴻志
;
LIN HORNG-CHIH
;
國立交通大學電子工程學系及電子研究所
在本專題計畫中，我們提出數種自行構思與發展的新穎奈米線元件結構，包括有：獨立雙閘，環繞閘與懸浮式奈米線元件，並開發相關的製程技術。雙閘與環繞閘結構的開發主要目標在於探索非揮發記憶體在低電壓下進行高效率的寫入/抹除動作，並具有良好的資料保存時間，藉由製程的改良也能完成奈米線反相器與環狀震盪器，而懸浮奈米線閘極元件更是只需兩次微影步驟便能製作出具垂直通道的電晶體。同時在此計畫中將進行具有高載子遷移率之鍺奈米線的開發和分析，並可與矽奈米線整合成高性能之互補式金氧半電晶體元件。由於多晶矽或鍺的低溫化製程特色，上述的元件結構可以三維堆疊的方式整合於高性能之互補式金氧半電晶體元件電路上，完成所謂的三維整合晶片。本研究計畫所提出與開發之新穎奈米線電子元件結構與製造技術，相信在可量產和再現性高之訴求下，可達成高記憶容量、低電壓操控、高性能、及高可靠度之要求，並進一步應用於相關領域和產品，以因應多元化奈米電子應用紀元的來臨。
應用氧化物半導體薄膜電晶體之反相器的研製
(2015)
林鴻志
;
LIN HORNG-CHIH
;
國立交通大學電子工程學系及電子研究所
應用氧化物半導體薄膜電晶體之反相器的研製
(2016)
林鴻志
;
LIN HORNG-CHIH
;
國立交通大學電子工程學系及電子研究所
新式矽奈米線電晶體製作與分析
(2006)
林鴻志
;
LIN HORNG-CHIH
;
交通大學電子工程系
為因應奈米電子紀元的來臨，近年來有關矽奈米線電晶體製造技術與相關應用的研究已經如火如荼的展開。基於由本實驗室所發展出之奈米線新穎製造方法，其利用製作閘極邊襯(spacer)的概念，以簡易及低成本之製程，自我對準形成多晶矽奈米線通道之場效電晶體。然而為製作出一高效能的矽奈米線場效電晶體，本計畫更進一步提出多種提升元件效能的方法：(1)利用閘極邊際電場效應，來增加奈米線通道內感應載子的數量，進而提升電流；(2)設計多通道之佈局，以增加開電流；(3)使用倒T型閘極和環繞閘極結構，增加奈米線通道導通面積，並降低短通道效應；(4)以金屬誘發側向結晶(MILC)技術改善多晶矽結晶特性，提升通道載子遷移率。本研究計畫以低成本和簡易製程之技術，來完成再現性高且可量產之奈米線並整合各種提高元件性能之方法，相信必可實現高品質、高性能及高可靠度之奈米電子元件，並可進一步應用於相關領域和產品。
用於先進邏輯元件件與感測器應用之新式矽奈米線電晶體技術
(2008)
林鴻志
;
LIN HORNG-CHIH
;
國立交通大學電子工程學系及電子研究所
奈米線相關研究近來獲得極多之矚目和探討，有鑑於由本團隊先前所研發出一具有低成本和簡易製程等優點之新穎邊襯式奈米線元件製造技術，在本專題計畫中，除了對原本特性加以改善外，更進一步提出多項有趣之應用，以展現其多功能性和實用性，包括：奈米級電子元件、奈米線感測器、奈米線電子場發射器、機械式奈米線開關裝置和記憶體元件等，同時在此計畫中將進行具有高載子遷移率之鍺奈米線的開發和分析，並可與矽奈米線整合成高性能之互補式金氧半電晶體元件(CMOS)。此外，另一新穎鑲嵌式奈米線製備方法亦在本計畫中提出，其同樣地不需先進曝光設備和技術便可完成，並可有效地應用至非揮發性奈米線記憶體元件之製作，以期能在低電壓下進行高效率的寫入/抹除動作，並具有良好的資料保存時間。因此，本研究計畫所提出之新穎奈米線電子元件製造技術，相信在可量產和再現性高之訴求下，達成高性能及高可靠度之相關電子元件，並進一步應用於相關領域和產品，以因應多元化奈米電子應用紀元的來臨。
用於先進邏輯元件件與感測器應用之新式矽奈米線電晶體技術
(2007)
林鴻志
;
LIN HORNG-CHIH
;
國立交通大學電子工程學系及電子研究所
奈米線相關研究近來獲得極多之矚目和探討，有鑑於由本團隊先前所研發出一具有低成本和簡易製程等優點之新穎邊襯式奈米線元件製造技術，在本專題計畫中，除了對原本特性加以改善外，更進一步提出多項有趣之應用，以展現其多功能性和實用性，包括：奈米級電子元件、奈米線感測器、奈米線電子場發射器、機械式奈米線開關裝置和記憶體元件等，同時在此計畫中將進行具有高載子遷移率之鍺奈米線的開發和分析，並可與矽奈米線整合成高性能之互補式金氧半電晶體元件(CMOS)。此外，另一新穎鑲嵌式奈米線製備方法亦在本計畫中提出，其同樣地不需先進曝光設備和技術便可完成，並可有效地應用至非揮發性奈米線記憶體元件之製作，以期能在低電壓下進行高效率的寫入/抹除動作，並具有良好的資料保存時間。因此，本研究計畫所提出之新穎奈米線電子元件製造技術，相信在可量產和再現性高之訴求下，達成高性能及高可靠度之相關電子元件，並進一步應用於相關領域和產品，以因應多元化奈米電子應用紀元的來臨。
用於先進邏輯元件件與感測器應用之新式矽奈米線電晶體技術
(2009)
林鴻志
;
LIN HORNG-CHIH
;
國立交通大學電子工程學系及電子研究所
奈米線相關研究近來獲得極多之矚目和探討，有鑑於由本團隊先前所研發出一具有低成本和簡易製程等優點之新穎邊襯式奈米線元件製造技術，在本專題計畫中，除了對原本特性加以改善外，更進一步提出多項有趣之應用，以展現其多功能性和實用性，包括：奈米級電子元件、奈米線感測器、奈米線電子場發射器、機械式奈米線開關裝置和記憶體元件等，同時在此計畫中將進行具有高載子遷移率之鍺奈米線的開發和分析，並可與矽奈米線整合成高性能之互補式金氧半電晶體元件(CMOS)。此外，另一新穎鑲嵌式奈米線製備方法亦在本計畫中提出，其同樣地不需先進曝光設備和技術便可完成，並可有效地應用至非揮發性奈米線記憶體元件之製作，以期能在低電壓下進行高效率的寫入/抹除動作，並具有良好的資料保存時間。因此，本研究計畫所提出之新穎奈米線電子元件製造技術，相信在可量產和再現性高之訴求下，達成高性能及高可靠度之相關電子元件，並進一步應用於相關領域和產品，以因應多元化奈米電子應用紀元的來臨。
金屬氧化物後段主動元件技術開發
(2015)
林鴻志
;
LIN HORNG-CHIH
;
國立交通大學電子工程學系及電子研究所
在本專題計畫中，主要針對新興的積體電路後段主動元件技術，我們提出了數種自行構思的金屬氧化物元件結構與其製程，包括創新的自我組成薄膜電晶體、平面結構互補式電阻切換元件、垂直通道電晶體、以及奈米線電晶體。自我組成電晶體的作法不同於以往使用鎳製遮罩的製程，而是採用黃光微影的方式製作，能輕易達到深次微米尺度、高均勻性以及高製程靈活度的目的，有利於電路上的應用。同時，藉此創新製程也能夠達到平面結構互補式電阻切換元件之製作，大幅改善了以往垂直結構元件的製程複雜性以及變異性。此外，我們亦提出了可自我對準的1T2R元件結構與製程，以簡單的製程同時完成薄膜電晶體以及電阻式記憶體的整合，實現多功能操作。垂直通道電晶體製作的目的，在於以結構設計的方式使得電晶體具有短通道以及相當大的寬高比，藉此提升元件特性。而為了探討元件微縮後遭遇的現象，本計畫中亦以自行開發的製程製作通道長度< 100奈米的奈米線電晶體，分析其電特性以及深入探討奈米等級元件所面臨的雜訊與隨機電報擾動等特性。本計畫中開發的元件對於電晶體特性的提升、製程的簡化、尺寸的微縮以及物理機制的釐清都具有巨大的潛力，相信能在積體電路後段主動元件的研究上有重大的突破。
金屬氧化物後段主動元件技術開發
(2014)
林鴻志
;
LIN HORNG-CHIH
;
國立交通大學電子工程學系及電子研究所
金屬氧化物後段主動元件技術開發
(2013)
林鴻志
;
LIN HORNG-CHIH
;
國立交通大學電子工程學系及電子研究所
面板低溫記憶體元件技術開發
(2011)
林鴻志
;
LIN HORNG-CHIH
;
國立交通大學電子工程學系及電子研究所
在本專題計畫中，我們提出數種自行構思與發展的新穎且與面板製程相容之記憶體元件，包含各式非揮發性記憶體及動態/靜態隨機存取記憶體元件，且使用低溫電漿輔助化學氣相與原子層沉積系統取代以往的高溫低壓化學氣相沉積系統，使製程低溫化以符合面板之製程要求。非揮發性記憶體中，著重於SONOS之結構，發展單閘/雙閘平面式及多閘極奈米線記憶體之低溫製程技術。並透過調整電荷捕捉層(如調整氮化矽元素組成比或是更換成高介電常數材料)，增加感測窗口與改善元件的特性。在動態隨機存取記憶體方面，我們捨棄傳統1T/1C之標準結構，研究一新穎操作模式之單電晶體之動態隨機存取記憶體；藉由製程的改良也能完成奈米線反相器與靜態隨機存取記憶體。本研究計畫所提出與開發之新穎奈米線電子記憶體元件結構與製造技術，相信在可量產和再現性高之訴求下，可達成低耗能、低電壓操控、高性能、及高可靠度之要求，並進一步評估應用於面板嵌入式記憶體技術之未來發展。
面板低溫記憶體元件技術開發
(2012)
林鴻志
;
LIN HORNG-CHIH
;
國立交通大學電子工程學系及電子研究所
在本專題計畫中，我們提出數種自行構思與發展的新穎且與面板製程相容之記憶體元件，包含各式非揮發性記憶體及動態/靜態隨機存取記憶體元件，且使用低溫電漿輔助化學氣相與原子層沉積系統取代以往的高溫低壓化學氣相沉積系統，使製程低溫化以符合面板之製程要求。非揮發性記憶體中，著重於SONOS之結構，發展單閘/雙閘平面式及多閘極奈米線記憶體之低溫製程技術。並透過調整電荷捕捉層(如調整氮化矽元素組成比或是更換成高介電常數材料)，增加感測窗口與改善元件的特性。在動態隨機存取記憶體方面，我們捨棄傳統1T/1C之標準結構，研究一新穎操作模式之單電晶體之動態隨機存取記憶體；藉由製程的改良也能完成奈米線反相器與靜態隨機存取記憶體。本研究計畫所提出與開發之新穎奈米線電子記憶體元件結構與製造技術，相信在可量產和再現性高之訴求下，可達成低耗能、低電壓操控、高性能、及高可靠度之要求，並進一步評估應用於面板嵌入式記憶體技術之未來發展。