Browsing by Author "Su Pin"

Now showing 1 - 18 of 18

Independently-controlled-gate SRAM
(2014-05-06)
Chuang Ching-Te
;
Chen Yin-Nien
;
Hsieh Chien-Yu
;
Fan Ming-Long
;
Hu Pi-Ho
The present invention provides an IG 7T FinFET SRAM, which adopts independently-controlled-gate super-high-VT FinFETs to achieve a stacking-like property, whereby to eliminate the read disturb and half-select disturb. Further, the present invention uses keeper circuits and read control voltage to reduce leakage current of the bit lines during read. Furthermore, the present invention can effectively overcome the problem of the conventional 6T SRAM that is likely to have read errors at low operation voltage.
INDEPENDENTY-CONTROLLED-GATE SRAM
(2013-04-25)
CHUANG Ching-Te
;
Chen Yin-Nien
;
Hsieh Chien-Yu
;
Fan Ming-Long
;
Hu Pi-Ho
The present invention provides an IG 7T FinFET SRAM, which adopts independently-controlled-gate super-high-VT FinFETs to achieve a stacking-like property, whereby to eliminate the read disturb and half-select disturb. Further, the present invention uses keeper circuits and read control voltage to reduce leakage current of the bit lines during read. Furthermore, the present invention can effectively overcome the problem of the conventional 6T SRAM that is likely to have read errors at low operation voltage.
SCHMITT TRIGGER-BASED FINFET SRAM CELL
(2012-01-19)
Chuang Ching-Te
;
Hsieh Chien-Yu
;
Fan Ming-Long
;
Hu Pi-Ho
;
Su Pin
The present invention provides a Schmitt trigger-based FinFET static random access memory (SRAM) cell, which is an 8-FinFET structure. A FinFET has the functions of two independent gates. The new SRAM cell uses only 8 FinFET per cell, compared with the 10-FinFET structure in previous works. As a result, the cell structure of the present invention can save chip area and raise chip density. Furthermore, this new SRAM cell can effectively solve the conventional problem that the 6T SRAM cell is likely to have read errors at a low operating voltage.
Schmitt trigger-based finFET SRAM cell
(2012-05-01)
Chuang Ching-Te
;
Hsieh Chien-Yu
;
Fan Ming-Long
;
Hu Pi-Ho
;
Su Pin
The present invention provides a Schmitt trigger-based FinFET static random access memory (SRAM) cell, which is an 8-FinFET structure. A FinFET has the functions of two independent gates. The new SRAM cell uses only 8 FinFET per cell, compared with the 10-FinFET structure in previous works. As a result, the cell structure of the present invention can save chip area and raise chip density. Furthermore, this new SRAM cell can effectively solve the conventional problem that the 6T SRAM cell is likely to have read errors at a low operating voltage.
一個用於部分與完全解離絕緣矽電路模擬的統整元件模型---65奈米SOI CMOS基體源極內建能障降低的探討
(2004)
蘇彬
;
Su Pin
;
交通大學電子工程系
二維材料金氧半元件於邏輯電路與記憶體應用之適用性評估(I)
(2015)
蘇彬
;
Su Pin
;
國立交通大學電子工程學系及電子研究所
前瞻矽奈米元件變異性及傳輸特性綜合研究(I)
(2009)
蘇彬
;
Su Pin
;
國立交通大學電子工程學系及電子研究所
在此研究計畫中，我們將對以矽為基底的前瞻奈米元件，針對其變異性及載子傳輸特性，進行綜合研究。在工作項目一中，我們將分別對超薄基體(UTB)，多閘極(multi-gate)以及gate-all-around 奈米線金氧半場效電晶體，建立一套包含Poisson 及Schrodinger 方程式之解的理論架構。利用這一套可考慮量子效應的解析解模型，我們將研究這三種元件結構並搭配不同的通道材料，其對製程變異的敏感度。我們的元件模型也將有助於未來奈米級元件的設計。在工作項目二中，我們將廣泛地研究先進CMOS 場效電晶體的隨機不匹配特性(random mismatch)。這項研究不僅對使用先進CMOS 元件的電路設計很重要，也有助於對奈米元件的本質參數變異(intrinsic parameter fluctuation)的根本了解。在工作項目三中，我們將對奈米級應變矽元件的戴子傳輸特性進行研究。這項研究將有助於了解極微縮應變矽元件的戴子傳輸機制，也對未來提昇戴子遷移率的元件設計有所幫助。
前瞻矽奈米元件變異性及傳輸特性綜合研究(II)
(2010)
蘇彬
;
Su Pin
;
國立交通大學電子工程學系及電子研究所
在此研究計畫中，我們將對以矽為基底的前瞻奈米元件，針對其變異性及載子傳輸特性進行綜合研究。在工作項目一中，我們將分別對超薄基體(ultra-thin-body)，多閘極(multi-gate)以及環閘極(gate-all-around)金氧半場效電晶體，建立一套包含 Poisson 及Schrodinger 方程式之解的理論架構。利用這一套可考慮量子侷限效應的解析解模型，我們將研究這三種元件結構對製程變異的敏感度。我們的元件模型也將有助於未來奈米級元件的設計。在工作項目二中，我們將廣泛地研究奈米CMOS 場效電晶體的隨機不匹配特性。這項研究不僅對使用先進CMOS 元件的電路設計很重要，也有助於對奈米元件的本質參數變異(intrinsic parameter fluctuation)的根本了解。在工作項目三中，我們將對奈米CMOS 的戴子傳輸特性進行研究。這項研究將有助於了解極微縮奈米元件的戴子傳輸機制，也對未來提昇戴子遷移率的元件設計有所幫助。
單石三維整合架構下使用前瞻元件之邏輯以及靜態隨機存取記憶體電路分析
(2014)
蘇彬
;
Su Pin
;
國立交通大學電子工程學系及電子研究所
單石三維整合架構下使用前瞻元件之邏輯以及靜態隨機存取記憶體電路分析
(2013)
蘇彬
;
Su Pin
;
國立交通大學電子工程學系及電子研究所
次100奈米SOI CMOS的RF/Analog特性分析與模式建立(I)
(2004)
蘇彬
;
Su Pin
;
交通大學電子工程系
在本計畫中我們將對次100 奈米SOI CMOS 的RF/analog 特性作深入研究與模式建立。利用我們早先完成的統整SOI 低頻元件模型為基礎，我們在本計畫中所將發展的RF SOI 元件模型將有益於RF 電路模擬以及SOI CMOS 在SOC 的應用。在本計畫中我們對於前瞻SOI 元件在高頻時的閘極電阻、基極電阻以及浮動基體等效應的實驗分析與探討，也將有助於使用數位SOI CMOS 技術的 RF/analog 元件設計的最佳化。
次100奈米SOI CMOS的RF/Analog特性分析與模式建立(II)
(2005)
蘇彬
;
Su Pin
;
交通大學電子工程系
次32奈米多重閘極元件的特性分析與模式建立---變異性與微縮性，高頻類比特性，以及介觀現象的探討
(2008)
蘇彬
;
Su Pin
;
國立交通大學電子工程學系及電子研究所
在這個計畫中我們對次32 奈米多重閘極SOI CMOS 的元件特性作深入探討及模型建立。在工作項目一中，我們將建立一個適用於不同buried oxide 厚度的多重閘極SOI 元件的理論架構，我們的理論計算將涵蓋量子力學及原子等級的效應。我們的模型可用來預測次32 奈米多重閘極SOI 元件的電性變異及其可微縮性，將有助於多重閘極元件的設計。在工作項目二中，我們將綜合探討採用不同製程模組的多重閘極SOI 元件的高頻及類比特性。本研究可用來初步評估多重閘極SOI CMOS 技術在高頻及類比應用的發展潛力。在工作項目三中，我們將探討極小尺寸多重閘極元件的介觀現象。本研究對於瞭解次32 奈米多重閘極 SOI 電晶體的載子傳輸特性十分重要。
次50奈米Multiple-Gate SOI CMOS的特性分析與模式建立
(2006)
蘇彬
;
Su Pin
;
交通大學電子工程系
次50奈米Multiple-Gate SOI CMOS的特性分析與模式建立
(2007)
蘇彬
;
Su Pin
;
國立交通大學電子工程學系及電子研究所
源/汲極串聯電阻引致對高度微縮金氧半元件汲極電流不匹配及變異之反饋效應研究
(2012)
蘇彬
;
Su Pin
;
國立交通大學電子工程學系及電子研究所
在本計畫中，我們將發表一個考量金氧半元件源/汲極串聯電阻所引發反饋機制之汲極電流不匹配物理模型。而且，我們將針對此一預期未來將影響汲極電流不匹配之新型反饋效應利用極微縮金氧半元件展開實驗量測。此外，我們也將大量地利用原子級數值模擬針對此一反饋效應對奈米元件、邏輯電路、以及靜態隨機存取記憶體變異之影響展開檢視。最後，我們將發展一個可同時考慮由源/汲極串聯電阻以及自熱所引發雙重反饋機制之統整汲極電流不匹配模型；此統整模型將可為未來包含絕緣矽在內之高度微縮金氧半場效電晶體所用。
異質通道元件在邏輯電路及記憶體應用之適用性評估
(2011)
蘇彬
;
Su Pin
;
國立交通大學電子工程學系及電子研究所
在本計畫中，我們針對以鍺、三五族材料作為通道的邏輯以及記憶體電路做廣泛且深入的研究。我們將探討及比較幾種以鍺和三五族元件為基礎的組合(例如:鍺通道的 NFET 和PFET，以及鍺通道的PFET 和三五族通道的NFET)在電路方面的應用。此外，我們將對於以鍺和三五族的超薄絕緣矽金氧半場效電晶體/鰭狀場效電晶體為基礎的邏輯電路在漏電-延遲(Leakage-Delay)特性方面做更為詳盡的研究；當中包含了靜態邏輯、動態邏輯、閂鎖器(latch)，以及溫度對於漏電流/效能等的影響。鍺和三五族通道材料的超薄絕緣矽金氧半場效電晶體/鰭狀場效電晶體為基礎的靜態隨機存取記憶體的穩定度以及效能也都將被一併研究；其中包含了讀取靜態雜訊邊界、寫入靜態雜訊邊界、讀取時間、寫入時間、記憶體單元漏電以及元件本質變異造成的變異度。除此之外，元件晶格轉向(surface orientation)對於以鍺和三五族通道材料鰭狀場效電晶體為基礎的邏輯和記憶體電路在穩度定、效能以及變異度方面的影響也都將被探討。透過本研究，我們將針對以鍺和三五族通道材料的超薄絕緣矽金氧半場效電晶體/鰭狀場效電晶體為基礎的邏輯和記憶體電路在優點、限制、取捨和價值方面提供詳盡的分析。
異質通道元件在邏輯電路及記憶體應用之適用性評估
(2012)
蘇彬
;
Su Pin
;
國立交通大學電子工程學系及電子研究所
在本計畫中，我們針對以鍺、三五族材料作為通道的邏輯以及記憶體電路做廣泛且深入的研究。我們將探討及比較幾種以鍺和三五族元件為基礎的組合(例如:鍺通道的 NFET 和PFET，以及鍺通道的PFET 和三五族通道的NFET)在電路方面的應用。此外，我們將對於以鍺和三五族的超薄絕緣矽金氧半場效電晶體/鰭狀場效電晶體為基礎的邏輯電路在漏電-延遲(Leakage-Delay)特性方面做更為詳盡的研究；當中包含了靜態邏輯、動態邏輯、閂鎖器(latch)，以及溫度對於漏電流/效能等的影響。鍺和三五族通道材料的超薄絕緣矽金氧半場效電晶體/鰭狀場效電晶體為基礎的靜態隨機存取記憶體的穩定度以及效能也都將被一併研究；其中包含了讀取靜態雜訊邊界、寫入靜態雜訊邊界、讀取時間、寫入時間、記憶體單元漏電以及元件本質變異造成的變異度。除此之外，元件晶格轉向(surface orientation)對於以鍺和三五族通道材料鰭狀場效電晶體為基礎的邏輯和記憶體電路在穩度定、效能以及變異度方面的影響也都將被探討。透過本研究，我們將針對以鍺和三五族通道材料的超薄絕緣矽金氧半場效電晶體/鰭狀場效電晶體為基礎的邏輯和記憶體電路在優點、限制、取捨和價值方面提供詳盡的分析。