高性能混合訊號積體電路與系統之設計與研製---子計畫三：無線通訊中頻電路設計(I)

Abstract

目前超大型積體電路（VLSI）對通信產業之衝擊，已不下於其對電腦產業的影響，為了達成輕、薄、短、小、低耗電的要求。高整合性的相關IC零組件益形重要，特別是介於800MHz及2.5GHz間的數位無線通訊IC，在未來十年將在全球通信中扮演重要的角色。本計畫欲開發之IC包括中頻接收器、中頻發射器、鎖相迴路（Phase-locked Loops），工作電壓在3V以下，所設計的電路皆會經過模擬佈局後，然後加以晶方研製和量測，使用之積體電路製程為0.8um或0.5um Double-Poly Double-Metal (DPDM) CMOS。