Browsing by Author "Li Yih-Lang"
Now showing 1 - 20 of 20
- Results Per Page
- Sort Options
Item type:Item, 以資料分析為導向之新型態電子設計自動化研究---總計畫暨子計畫三:利用特徵擷取技術應用於電路與佈局層級的智慧型電路表示法( I )(2014) ;李毅郎 ;Li Yih-Lang國立交通大學資訊工程學系(所)Item type:Item, 低功率系統之設計及自動化---子計畫VIII:針對低功率設計考慮RLC藕合效應的連線最佳化(I)(2003) ;李毅郎 ;Li Yih-Lang國立交通大學資訊科學學系Item type:Item, 低功率系統之設計及自動化-子計畫八:針對低功率設計考慮RLC藕合效應的連線最佳化(II)(2004) ;李毅郎 ;Li Yih-Lang國立交通大學資訊科學學系Item type:Item, 低功率系統之設計及自動化-子計畫八:針對低功率設計考慮RLC藕合效應的連線最佳化(III)(2005) ;李毅郎 ;Li Yih-Lang國立交通大學資訊科學學系(所)Item type:Item, 先進製程技術之設計與可靠度提昇研究---子計畫一:考慮串擾效應與光學臨近更正的可靠性連線最佳化(I)(2006) ;李毅郎 ;Li Yih-Lang國立交通大學資訊工程學系(所)Item type:Item, 先進製程技術之設計與可靠度提昇研究---子計畫一:考慮串擾效應與光學臨近更正的可靠性連線最佳化(II)(2007) ;李毅郎 ;Li Yih-Lang國立交通大學資訊工程學系(所)Item type:Item, 先進製程技術之設計與可靠度提昇研究---子計畫一:考慮串擾效應與光學臨近更正的可靠性連線最佳化(III)(2008) ;李毅郎 ;Li Yih-Lang國立交通大學資訊工程學系(所)Item type:Item, 單晶片系統驗證之核心技術開發---子計畫五:系統晶片布局設計後之驗證與最佳化平台研究(II)(2006) ;李毅郎 ;Li Yih-Lang國立交通大學資訊工程學系(所)Item type:Item, 單晶片系統驗證之核心技術開發---子計畫五:系統晶片布局設計後之驗證與最佳化平台研究(III)(2007) ;李毅郎 ;Li Yih-Lang國立交通大學資訊工程學系(所)Item type:Item, 單晶片系統驗證之核心技術開發-子計畫五:系統晶片布局設計後之驗證與最佳化平台研究(I)(2005) ;李毅郎 ;Li Yih-Lang國立交通大學資訊科學學系(所)Item type:Item, 平行運算電子設計自動化技術研究---子計畫三:在圖形處理單元平台上針對繞線演算法的平行化最佳化研究( III )(2013) ;李毅郎 ;Li Yih-Lang國立交通大學資訊工程學系(所)Item type:Item, 平行運算電子設計自動化技術研究-子計畫三:在圖形處理單元平台上針對繞線演算法的平行化最佳化研究( I )(2011) ;李毅郎 ;Li Yih-Lang國立交通大學資訊工程學系(所)在常規的時序修正型工程變更指令技術(Timing ECO)中,多接腳網路(Multi-pin Net)的緩衝器嵌入方法僅考慮縮短該網路關鍵點(Critical Sink)的到達時間(Arrival Times)。受到忽略障礙物和繞線線路的拓撲結構(Topology)的影響,該方法將延遲其他點的到達時間,使後續進行的修正負擔變重。本計畫主旨為在圖形處理單元平台上研究大量平行化繞線演算法在更短的執行時間內搜尋更多種解的組合,藉以改善時序型ECO並最佳化其品質。建立一個考慮拓撲結構的時序修正型工程變更指令技術最佳化方法(Topology-aware ECO Timing Optimization, TOPO),其流程包含三個階段:(1)緩衝器對評分(Buffering Pair Scoring)、(2)去除邊和緩衝器連接(Edge Breaking and Buffer Connection),和(3)拓撲結構重建法(Topology Restructuring)。TOPO能有效率地改善違反點(Violation Sinks)的到達時間且不會延遲其他的點。實驗結果顯示,TOPO演算法在各試驗基準(Benchmarks)下能改善最大違反時序(Worst Negative Slack, WNS)和總違反時序(Total Negative Slack, TNS)平均達79.2%和84.3%。相對於使用常規雙接腳網路型(Two-pin Net-based)緩衝器嵌入方法能改善40.4%的到達時間,使用19倍的執行時間。為加速繞線並改善各點的時序,本研究提出一個建立在圖形處理器(GPU)平台上高度可擴展的大量平行化迷宮繞線方法(Maze Routing),使本流程能夠找尋更多可能的候選解。實驗結果顯示本研究提出的GPU-based平行化迷宮繞線方法可加速雙點繞線過程處理時間接近12倍,可解決4/5的WNS錯誤。Item type:Item, 平行運算電子設計自動化技術研究-子計畫三:在圖形處理單元平台上針對繞線演算法的平行化最佳化研究(2/3)(2012) ;李毅郎 ;Li Yih-Lang國立交通大學資訊工程學系(所)Item type:Item, 後次微米時代新興電子設計自動化技術之研究---子計畫五:考慮可製造化、可靠度與良率的繞線系統(I)(2008) ;李毅郎 ;Li Yih-Lang國立交通大學資訊工程學系(所)隨著晶片製造技術進入了深次微米時代,在製造過程當中的物理效應變得越 來越重要。舉例來說,為了讓金屬層密度平均使得化學機械磨光程序後的氧化物 厚度平均而須要在布局之後加入虛擬填充金屬。但是隨著線寬越來越窄,在布局 完成之後所插入的虛擬填充金屬影響導線的耦合電容效應也會越來越高。此外, 隨著線寬以及空間越來越小,隨機缺陷發生的機率也越來越高,因此隨機缺陷也 變成了一個良率下降的重要因素。此外電子飄移效應也因大電流通過導線而可能 使得導線最後會變成斷路。在此子計畫當中,我們打算設計一個考慮化學機械磨 光的繞線系統,以及良率導向的非點格式繞線器以及考慮電子飄移效應的繞線器 以處理製程當中的物理效應。 儘管我們可以透過在佈局之後的虛擬金屬填充來控制局部密度,以減少在化學機 械磨光之後氧化物以及金屬厚度的影響,虛擬金屬填充仍然有其限制,虛擬金屬 填充無法使金屬密度達到完全平均的分佈。所以我們渴望在繞線的階段將金屬密 度考慮進去。在第一年,我們計畫發展一個考慮化學機械磨光的繞線系統,其中 包含了一個化學機械磨光導向的廣域繞線器,以及一個化學機械磨光導向的細部 繞線器。 隨機缺陷的發生主要是因為兩種缺陷:未連接以及短路缺陷。當我們從鋁製程轉 換到銅製程,未連接缺陷發生的狀況比短路缺陷要更多。隨機缺陷通常存在於鄰 近的導線之間,或是存在於導線自己本身。所以繞線階段是一個很理想的階段來 考慮隨機缺陷。在第二年,我們會研究隨機缺陷模型並且讓我們的細部繞線器可 以處理隨機缺陷。並且,我們也會發展一個在繞線之後的最佳化工具,以解決更 多隨機缺陷的問題。 電子飄移是由於導線上有過高的電流所造成,在次微米的IC 設計裡,信號傳輸 線與電源線上因高密度電流所引起的電飄移現象相當常見,且在考量良率與可靠 度上電子飄移現象的問題是越來越受到重視,尤其當製程尺寸越微小,電子飄移 所造成的傷害就越顯著,因此如何在實體設計時能越早開始考量電飄移現象藉此 提高良率與可靠度就顯得更加重要。在這份計畫書內我們首先會簡介電子飄移現 象所造成的問題,以及電子飄移現象跟電流密度與溫度之間的關係,接著簡介實 體設計的方式來影響電子飄移現象,最後提出一個在繞線時考量電子飄移現象的 方法來進一步改善良率與可靠度。Item type:Item, 後次微米時代新興電子設計自動化技術之研究---子計畫五:考慮可製造化、可靠度與良率的繞線系統(II)(2009) ;李毅郎 ;Li Yih-Lang國立交通大學資訊工程學系(所)Item type:Item, 後次微米時代新興電子設計自動化技術之研究---子計畫五:考慮可製造化、可靠度與良率的繞線系統(III)(2010) ;李毅郎 ;Li Yih-Lang國立交通大學資訊工程學系(所)Item type:Item, 系統晶片後端設計變更之繞線研究(2003) ;李毅郎 ;Li Yih-Lang國立交通大學資訊科學學系Item type:Item, 考慮能產生友善三重曝光樣形以及平衡光罩密度的非點格式細部繞線器(2014) ;李毅郎 ;Li Yih-Lang國立交通大學資訊工程學系(所)Item type:Item, 針對3D整合之電子設計自動化技術開發---子計畫二:三維電路整合之實體設計系統(I)(2009) ;李毅郎 ;Li Yih-Lang國立交通大學資訊工程學系(所)新興的三維電路整合技術可以突破傳統二維晶片的限制,包括縮短繞線長度,提高封裝密度, 在PC 板上占用較小的面積,異質技術整合。理論上,單一顆三維積體電路可以包含數十片的 傳統二維晶片,遠大於現有技術所能達到的容量。這是三維電路之所以吸引人的原因。因此, 嶄新的實體設計技術與方法是迫切需要的。 此計畫將實體設計分成兩大部分,第一年我們發展一套電路切割與擺置的自動化系統,第二 年主要是開發兼具考量導線長度與散熱的繞線系統。 在三維電路中,所有的輸入與輸出訊號都必須經由最底層的晶圓才能與外界溝通;這個特性 使得傳統的電路切割演算法無法再保證得到最佳的結果。因此,在第一年我們會針對此一特性 發展一個電路切割的方法;並且發展一套擺置的方法兼顧矽穿孔 (Through-Silicon Via)附近的擁 擠度與總線長。 三維晶片的繞線問題除了要考量傳統的訊號延遲問題外,也須要考慮到散熱的問題。由於散 熱在三維晶片是相當重要的問題,而矽穿孔被用來連接不同層晶圓間的導線也兼具幫助中間晶 圓散熱的功能。第二年的繞線研究主題將著重在貫穿晶圓節點的擺置以及散熱導向的繞線器的 研究,發展一個減少導線長度儘量避開溫度較高區域以及有效利用貫穿晶圓節點的三維晶片繞 線器。Item type:Item, 針對3D整合之電子設計自動化技術開發---子計畫二:三維電路整合之實體設計系統(II)(2010) ;李毅郎 ;Li Yih-Lang國立交通大學資訊工程學系(所)