記憶裝置及其迴圈緩衝器

Abstract

本發明係揭露一種記憶裝置及其迴圈緩衝器(loop buffer)。在一實施例中,此迴圈緩衝器包含一緩衝記憶體單元及一分支目的緩衝區(BTB),緩衝記憶體單元可儲存最內層迴圈指令(innermost loop instruction),而分支目的緩衝區(BTB)可儲存此緩衝記憶體單元內之指令之追跡資料(track)。藉此,此迴圈緩衝器可儲存包含向前分支(forward branch)及函式(subroutine)之迴圈指令,以進一部減少指令提取之耗能。